【文章內(nèi)容簡(jiǎn)介】 訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 PSEN 信號(hào)將不出現(xiàn)。在從內(nèi)部程序存儲(chǔ)器取指令時(shí) PSEN 不工作。 PSEN可以驅(qū)動(dòng)（吸收或輸出電流）八個(gè) LSTTL 邏輯電路的輸入端，它沒(méi)有外部上拉可以驅(qū)動(dòng) CMOS 輸入端。 （ 4） EA 當(dāng) EA保持高電平時(shí)， cpu 訪問(wèn)內(nèi)部程序存儲(chǔ)器，但在 PC（程序計(jì)數(shù)器）值超過(guò) 0FFFH（ 8031）或 1FFFH（ 8052）時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行外部程序存儲(chǔ)器內(nèi)的程序。 當(dāng) EA保持低電平時(shí)， cpu 只訪問(wèn)外部程序存儲(chǔ)器，不管是否有內(nèi)部程序存儲(chǔ)器。 EA必須不能懸空 外接晶體引腳 XTAL1 和 XTAL2 XTAL1 接外部晶體的一個(gè)引腳。在單片機(jī)內(nèi)部，他是一個(gè)反相放大器構(gòu)成的振蕩電路的輸入端，這個(gè)放大器構(gòu)成了片內(nèi)振蕩器。當(dāng)外部振蕩器工作時(shí)，此引腳作為驅(qū)動(dòng)端接收外部振蕩器信號(hào)。 XTAL2接外部晶體的另一端。在單片機(jī)內(nèi)部，他是一個(gè)反相放大器構(gòu)成的振蕩電路的輸出端，當(dāng)外部振蕩器工作時(shí)，此引腳應(yīng)懸空。 (五 )、待機(jī)和掉電方式處理 圖 3— 6 介紹了內(nèi)部待機(jī)和掉電方式時(shí)鐘結(jié)構(gòu)，圖表明，掉電方式使振蕩器停止工作，待機(jī)方式語(yǔ)序中斷、串行口、定時(shí)器在 cpu 的時(shí)鐘關(guān)閉時(shí)，繼續(xù)執(zhí)行其功能。這些特殊方式被經(jīng)過(guò)特殊功能寄存器軟件 PCON（電源控制）所激活，它的硬件地址是 87H， PCON 沒(méi)有位尋址功能。 16 圖 3— 6 待機(jī)和掉電方式硬件圖 PCON：電源控制寄存器 (MSB) (LSB) 本設(shè)計(jì)中并沒(méi)有應(yīng)用到待機(jī)方式和掉電方式，所以這里不做詳細(xì)說(shuō)明了，而且電源控制寄存器的后幾個(gè)標(biāo)志符也就沒(méi)有發(fā)揮其作用，但系統(tǒng)應(yīng)用到了串行口方式，所以 SMOD 標(biāo)志符保留其功能。 表 3— 1 電源控制寄存器功能表 標(biāo)志符 位置 名稱(chēng)及功能 SMOD 雙波特率選擇位， SMOD=1，在串行口方式 1， 2， 3情況下波特率提高一倍 一 無(wú)定義 一 無(wú)定義 一 無(wú)定義 GF1 通用標(biāo)志位 GF0 通用標(biāo)志位 PD 掉電方式位 ,設(shè)置該位來(lái)激活掉電方式工作 IDL 待機(jī)方式位 ,設(shè)置該位來(lái)激活待機(jī)方式工作 如果將 PD 和 IDL 同時(shí)置 1，先進(jìn)入掉電方式。單片機(jī)復(fù)位時(shí)， PCON 的狀態(tài)為（ 000x0000） 時(shí)鐘停止方式 靜態(tài)標(biāo)志， TSC80C31/80C51 時(shí)鐘速度能減少到 0MHz 而不丟失存儲(chǔ)器和寄存器中的任何數(shù)據(jù)，這種方式允許按步使用，而且允許通過(guò)將時(shí)鐘頻率降低到任意值來(lái)減少系統(tǒng)能量消耗。在 0MHz，能量消耗和在掉電方式下是相 同的 SMOD GF1 GF0 PD IDL 17 （六）、振蕩器特點(diǎn) 一個(gè)用于構(gòu)成振蕩器的反相放大器，引腳 XTAL1 和 XTAL2 分別是放大器的輸入端，如圖 37 所示，使用石英晶體或陶瓷諧振器。 圖 3— 7 石英晶體振蕩器 采用外部時(shí)鐘方式，外部信號(hào)接至 XTAL1，而 XTAL2 可處于不接狀態(tài)如圖 6所示，外部振蕩信號(hào)通過(guò)一個(gè) 2 分頻的觸發(fā)器而成為內(nèi)部時(shí)鐘信號(hào)，對(duì)外部信號(hào)的占空比沒(méi)有什么要求，但在具體的數(shù)據(jù)菜單上高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間必須注意。 圖 3— 8 外部振蕩信號(hào)結(jié)構(gòu)圖 這里我們 選擇內(nèi)部時(shí)鐘方式， 12MHz 的晶體振蕩器 如圖 37[2][9] 二、 最小應(yīng)用系統(tǒng) 能維持單片機(jī)運(yùn)行的最簡(jiǎn)單配置的系統(tǒng)。這種系統(tǒng)成本低廉、結(jié)構(gòu)簡(jiǎn)單，常常構(gòu)成一些簡(jiǎn)單的控制系統(tǒng)，如開(kāi)關(guān)狀態(tài)的輸入 /輸出控制等。 對(duì)于片內(nèi)有 ROM/EPROM/FLASH RAM 的單片機(jī)，構(gòu)成最小應(yīng)用系統(tǒng)時(shí)，只要將單片機(jī)接上時(shí)鐘電路、復(fù)位電路和電源即可，如圖所示 XTAL1 P0 P1 XTAL2 P2 P3 RST 89S51 EA XTAL1 ~ XTAL2 89S51 RST ALE ~ PSENEA 地址 鎖存 EPROM 18 圖 89S51 單片機(jī)最小應(yīng)用系統(tǒng) 由于集成度的限制，這種最小應(yīng)用系統(tǒng)只能用作一些小型的控制單元。其應(yīng)用特點(diǎn)是： ①有可供用戶(hù)使用的大量 I/O 口線， P0、 P P P3 都可用作用戶(hù) I/O 口用。由于沒(méi)有外部存儲(chǔ)器擴(kuò)展， EA 應(yīng)接高電平。 ②內(nèi)部存儲(chǔ)器容量有限（只有 4KB 地址空間）。 ③應(yīng)用系統(tǒng)開(kāi)發(fā)具有特殊性。由于這類(lèi)應(yīng)用系統(tǒng)應(yīng)用程序量不大，外電路簡(jiǎn)單，因而采用模擬開(kāi)發(fā)手段較好。 對(duì)于片內(nèi)無(wú) ROM/EPROM/FLASH RAM 的單片機(jī)，其最小系統(tǒng)除了外部配置時(shí)鐘電路、復(fù)位電路和電源外，還應(yīng)在片外擴(kuò)展 EPROM、 EEPROM 作為程序存儲(chǔ)器用，如圖 3（ b）所示， EA 應(yīng) 接地。 三、地址鎖存器 由于單片機(jī)的 P0 口是分時(shí)復(fù)用的地址 /數(shù)據(jù)總線，因此在進(jìn)行程序存儲(chǔ)器擴(kuò)展時(shí)，必須利用地址所存器將地址信號(hào)從地址 /數(shù)據(jù)總線中分離開(kāi)來(lái)。 74HC573 包含八進(jìn)制 3 態(tài)非反轉(zhuǎn)透明鎖存器， [span]是一種高性能硅門(mén)CMOS[span]器件。 [span]SL74HC573 跟 LS/AL573 的管腳一樣。器件的輸入是和標(biāo)準(zhǔn) CMOS 輸出兼容的，加上拉電阻他們能和 LS/ALSTTL 輸出兼容。 輸入是和標(biāo)準(zhǔn) CMOS 輸出兼容的；加上拉 電阻 ，他們能和 LS/ALSTTL 輸出兼容。當(dāng)鎖存使能端 LE 為高時(shí)，這些器件的鎖存對(duì)于數(shù)據(jù)是透明的（也就是說(shuō)輸出同步）。當(dāng)鎖存使能變低時(shí)，符合建立時(shí)間和保持時(shí)間的數(shù)據(jù)會(huì)被鎖存。 \u36755X 出能直接接到 CMOS， NMOS 和 TTL 接口上 \u25805X 作 電壓 范圍： ~ \u20302X 輸入電流： CMOS 器件的高噪聲抵抗特性 三態(tài)總線驅(qū)動(dòng)輸出 置數(shù)全并行存取 緩沖控制輸入 使能輸入有改善抗擾度的滯后作用 原理說(shuō)明： M54HC563/74HC563/M54HC573/74HC573 的八個(gè)鎖存器都是透明的 D 型鎖存器，當(dāng)使能（ G）為高時(shí)， Q 輸出 將隨數(shù)據(jù)（ D）輸入而變。當(dāng)使能為低時(shí)，輸出將鎖存在已建立的數(shù)據(jù)電平上。輸出控制不影響鎖存器的內(nèi)部工作，即老數(shù)據(jù)可以保持，甚至當(dāng)輸出被關(guān)閉時(shí)， 新的數(shù)據(jù)也可以置入。這種電路可以驅(qū)動(dòng)大 電容 或低阻抗負(fù)載，可以直接與系 19 統(tǒng)總線接口并驅(qū)動(dòng)總線，而不需要外接口。特別適用于緩沖寄存器， I/O 通道，雙向總線驅(qū)動(dòng)器和工作寄存器。 數(shù)據(jù)鎖存 當(dāng)輸入的數(shù)據(jù)消失時(shí)，在芯片的輸出端，數(shù)據(jù)仍然保持； 這個(gè)概念在并行數(shù)據(jù)擴(kuò)展中經(jīng)常使用到。 74HC573 引腳圖 1 腳三態(tài)允許控制端低電平有效 1D~8D 為數(shù)據(jù)輸入端 1Q~8Q 為數(shù)據(jù)輸出端 LE 為鎖存控制端 四、外部數(shù)據(jù)存儲(chǔ)器的擴(kuò)展原理 單片機(jī)擴(kuò)展外部 RAM 的電路原理如圖 3— 12 所示： 20 圖 3— 12 擴(kuò)展外部 RAM 電路原理圖 從圖可以看出：數(shù)據(jù)存儲(chǔ)器只使用 WR 、 RD 控制線而不用 PSEN 。正因?yàn)槿绱?，?shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器地址可完全重疊，均為 0000H~FFFFH，但數(shù)據(jù)存儲(chǔ)器與 I/O 口及外圍設(shè)備是統(tǒng)一編址的，即任何擴(kuò)展的 I/O 以及外圍設(shè)備均占用數(shù)據(jù)存儲(chǔ)器地址。在圖中， P0 口為 RAM 的復(fù)用地址 /數(shù)據(jù)線， P2 口的三根線用于對(duì) RAM 進(jìn)行頁(yè)面址。 在對(duì)外部 RAM 讀 /寫(xiě)期間， CPU 產(chǎn)生 RD / WR 信號(hào)。 本設(shè)計(jì)選用 62256靜態(tài) RAM，它是 32K*8位的靜態(tài)隨機(jī)存儲(chǔ)器芯片，它采用 CMOS工藝制造，單一 +5V 供電，額定功耗 200mW，典型存取時(shí)間 200ns。為 28 線雙列直插式封裝，其管腳配置如圖 313 所示， 圖 313 62256 引腳圖 21 各引腳定義如下： A0~A14為片內(nèi) 15 位地址線； I/O0~IO7 為雙向數(shù)據(jù)線， CE 為片選信號(hào)線； OE為讀允許信號(hào)線； WE 為寫(xiě)信號(hào)線。在設(shè)計(jì)中，它的取址范圍是 0000H～ 7FFFH。 第三節(jié) 數(shù)據(jù)輸出電路 以 24 區(qū)中的一區(qū)為例，向移位寄存器內(nèi)輸入數(shù)據(jù)的總體思想是通過(guò) 3 片 74LS273 鎖存不同地址的數(shù)據(jù)。由 74LS138 譯碼器進(jìn)行片選，逐個(gè)選通 74LS273 鎖存器，達(dá)到向寄存器輸入 24 位數(shù)據(jù)的目的。 由于 74LS273 是帶清除端 CLR 的八 D 觸發(fā)器，只有當(dāng)清除端為高電平時(shí)才具有鎖存功能，所以將鎖存器 74LS273 的 CLR 引腳分別接高電平，使其保持具有鎖存功能。因?yàn)?74LS273 的 CLK 引腳是鎖存的控制端，在上升沿鎖存，所以使用 74LS138譯碼器通過(guò)輸出端高低電平的變化控制 CLK 的電平的上升、下降，達(dá)到控制鎖存的目的。 地址輸入端由 A1 A1 A13 控制， 74LS138 有 3 個(gè)附加的控制端 S S2 、和 S3 ，當(dāng) S1= S2 +S3 =0 時(shí)， Gs 輸出為高電平（ S=1），譯碼器處于工作狀態(tài)，否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，故將 S2 ， S3 接地， S1 接 VCC，其功能表如下： 表 3— 2 3 線 — 8線譯碼器 74LS138 的功能表 輸入 輸出 S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 * 1 1 1 1 1 1 1 1 * 1 0 0 0 0 0 0 0 0 * * 0 0 0 0 1 1 1 1 * * 0 0 1 1 0 0 1 1 * * 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 22 在選片上我們的具體做法是：將 74LS138 譯碼器的三個(gè)輸出端（這里我們只對(duì)三個(gè) 74LS273 芯片進(jìn)行片選，所以可以是任意三個(gè)輸出端，我們選用 Y4 Y5 Y6 ）分別接到三個(gè)或門(mén)的輸入端，或門(mén)的另一端接低電平信號(hào)，我們這里接 WR 。從上表可以知道， 3— 8譯碼器沒(méi)有選通是輸出端全都是 1，所以經(jīng)過(guò)或門(mén)后 273 鎖存器不工作，當(dāng) 3— 8 譯碼器輸入 100 時(shí)， Y4 為 0，其他端為 1，經(jīng)過(guò)或門(mén)變?yōu)榈碗娖疆a(chǎn)生一個(gè)下降沿，在將 3— 8 譯碼器輸入 111，使 Y4 為 1，經(jīng)過(guò)或門(mén)變?yōu)楦唠娖疆a(chǎn)生一個(gè)上升沿，故第一片 273 鎖存器鎖存 8位數(shù)據(jù)；當(dāng) 3— 8 譯碼器輸入 101 時(shí)， Y5 為 0，其他端為 1，對(duì)于 Y5 來(lái)說(shuō)產(chǎn)生了一個(gè)下降沿，將 3— 8 譯碼器輸入 111時(shí)， Y5 為 1，經(jīng)過(guò)或門(mén)產(chǎn)生了一個(gè)上升 沿，第二片 273 鎖存器鎖存 8 位數(shù)據(jù)；依次類(lèi)推，當(dāng) 3— 8 譯碼器先后輸入 110 和 111 后， Y6 端產(chǎn)生一個(gè)上升沿，第三片23 鎖存器鎖存 8 位數(shù)據(jù)。 譯碼器的地址輸入端與 P2 P2 P25 相連，取值分別為 100、 10 110 所以他的地址范圍是 8000H~8FFFH、 A000H~AFFFH、 C000H~CFFFH。 因?yàn)槊恳晃粩?shù)據(jù)信號(hào)通過(guò)移位寄存器要控制發(fā)光二極管的亮滅，單憑芯片的驅(qū)動(dòng)能力是遠(yuǎn)遠(yuǎn)不夠的，所以，我們?cè)阪i存器的每一個(gè)輸出端連接一個(gè) 74F07OC 門(mén)，它是 6位驅(qū)動(dòng) 器，為 LED 提供一定的驅(qū)動(dòng)電流。 OC 門(mén)又稱(chēng)為集電極開(kāi)路的門(mén)電路，能驅(qū)動(dòng)較大電流。因?yàn)橄到y(tǒng)中這種門(mén)電路工作在開(kāi)路， 所以每一個(gè) 74F07 需要接一個(gè)上拉電阻， 1K 阻值的電阻即達(dá)到其要求。因?yàn)槊總€(gè)區(qū)的移位寄存器是與其他 23個(gè)區(qū)的移位寄存器并聯(lián)，所以在送給一個(gè)區(qū)數(shù)據(jù)的同時(shí)也將這 24 位數(shù)據(jù)送給另外23 個(gè)區(qū)，只不過(guò)在給一個(gè)區(qū)送數(shù)據(jù)的時(shí)候，其他 23個(gè)區(qū)沒(méi)有移位脈沖，不保存數(shù)據(jù)，當(dāng)一個(gè)區(qū)送完數(shù)據(jù)而完成這一塊的顯示更新時(shí)，新的 24位數(shù)據(jù)送入下一個(gè)區(qū)，而將最初送入的數(shù)據(jù)覆蓋，因此并不影響下一個(gè)區(qū)數(shù)據(jù)的移位，依此方式傳送數(shù)據(jù)。 而 將最初送入的數(shù)據(jù)覆蓋，因此并不影響下一個(gè)區(qū)數(shù)