【文章內(nèi)容簡介】 的范圍內(nèi)校正時鐘的偏差 (189ppm～ +189ppm，分辨力為 )，并通過外置的溫度傳感器可設定適應溫度變化的調(diào)整值，實現(xiàn)在寬溫范圍內(nèi)高精度的計時功能。 SD2405 特性 ： A 典型值 (內(nèi)部電池供電， Ta=25℃ )。 ： ～ ，工作溫度： 40℃～ +85℃。 IIC 總線接口方式，最高速度 400KHZ(～ )。 、月、日、星期、時、分、秒的 BCD 碼輸入 /輸出，并可通過獨立的地址訪問各時間寄存器。 (從 2020 年～ 2099 年 )。 12/24 小時制式 . 、月、日、星期、時、分、秒共 7 字節(jié)的報警數(shù)據(jù)寄存器及 1 字節(jié)的報警允許寄存器。 12 字節(jié)通用 SRAM 寄存器可用于存儲用戶的一般數(shù)據(jù)。 INT 腳輸出，并具有兩個中斷標志位 . (時間范圍最長設至 100 年 )，年、月、日、星期、時、分、秒報警共有 96 種組合方式，并有單事件報警和周期性報警兩種中斷輸出模式 . ：從 32768Hz～ 1/16Hz?? 1 秒共十五種方波脈沖 . 8 位倒計 時定時器，可選的 4 種時鐘源 (4096HZ、 64HZ、 1HZ、1/60HZ)。 ，可通過程序來調(diào)整走時的快慢。用戶采用外置的溫度傳感器，設定適應溫度變化的調(diào)整值，可實現(xiàn)在寬溫范圍內(nèi)高精度的計時功能。 ：芯片依據(jù)不同的電壓自動從 VDD 切換到 VBAT或從 VBAT 切換到 VDD。 華南理工大學畢業(yè)設計（論文） 8 VBAT 模式下，芯片具有中斷輸出允許或禁止的功能，可滿足在備用電池供電時輸出中斷的需要。 IIC 總線 秒自動復位功能 (從 Start 命令開始計時 )，保證時鐘數(shù) 據(jù)的有效性及可靠性，避免 IIC 總線掛死問題。 ，避免對數(shù)據(jù)的誤寫操作，可更好地保護時鐘數(shù)據(jù)。 VBAT 模式 IIC 總線通信禁止功能，從而避免在電池供電時 CPU 對時鐘操作所消耗的電池電量，也可避免在主電源上、下電的過程中因 CPU 的 I/O端口所輸出的不受控的雜波信號對時鐘芯片的誤寫操作，進一步提高時鐘芯片的可靠性。 。 ，內(nèi)部計時電壓可低至 。 (ESD)4KV。 過 4KV的群脈沖 (EFT)干擾。 ，出廠前已對時鐘進行校準，時鐘精度為177。 5ppm(在 25℃177。 1℃下 )，即年誤差小于 分鐘。 ，累計電池電量超過 550mAH，電池使用壽命為 5～8 年時間。 ： 16 腳的 DIP 封裝， SD2405API 為工業(yè)級型號。 SD2405 管腳說明 圖 23 SD2405管腳圖 表 21 SD2405AP 管腳功能表 腳號 名稱 功能 特征 16 NC 沒有與芯片內(nèi)部連接 懸空或接地 2 TEST 內(nèi)部電池電壓測試腳，其電池通過 100K 電阻輸出到該腳 懸空 (不可與其它腳相連，僅用于測試 ) 華南理工大學畢業(yè)設計（論文） 9 8 GND 負電源 (GND) 9 SDA 串行數(shù)據(jù)輸入 /輸出腳，此管腳通常用一電阻上拉至 VDD，并與其它漏極開路或集電器開路輸出的器件通過線與方式連接 . N 溝道開路輸出， CMOS 輸入；當芯片由內(nèi)部后備充電電池供電時，該引腳功能被禁止 . 10 SCL 串行時鐘輸入腳，由于在 SCL 上升 /下降沿處理信號，要特別注意 SCL 信號的上升 /下降升降時間，應嚴格遵守說明書。 CMOS 輸入 . 當芯片由內(nèi) 部 后備充電電池供電時，該引腳功能被禁止 . 11 INT 報警中斷輸出腳，根據(jù)控制寄存器來設置其工作的模式，它可通過重寫控制寄存器來禁止 . N溝道開路輸出 12 VDD 正電源 ～ 15 VOUT 穩(wěn)壓輸出腳 可供電流≤ 30mA，電壓 精度 177。 2% 電路連接圖 (1)ATmega8515 芯片電路 圖 24 ATmega8515 芯片電路 華南理工大學畢業(yè)設計（論文） 10 (2)SD2405 時鐘芯片電路 圖 25 SD2405 時鐘芯片電路 (3)電源電路 圖 26 電源電路 (4)復位和晶振電路 圖 27 復位和晶振電路 華南理工大學畢業(yè)設計（論文） 11 (5)顯示電路 圖 27 顯示電路 華南理工大學畢業(yè)設計（論文） 12 第三章 基于 Atmega8515 日歷時鐘軟件電路的設計 IIC 總線 串行 IIC 接口 SD2405AP 通過兩線式 IIC 串行接口方式接收各種命令并讀寫數(shù)據(jù)。兩線式串行 IIC 接口方式描述如下： (1)開始條件 當 SCL 處于高電平時， SDA 由高電平變成低電平時構成一個開始條件，對SD2405AP 的所有操作均必須由開始條件開始。 (2)停止條件 當 SCL 處于高電平時， SDA 由低電平變成高電 平時構成一個停止條件，此時 SD2405AP 的所有操作均停止，系統(tǒng)進入待機狀態(tài)。 圖 31 實時時鐘的串行接口 (3)數(shù)據(jù)傳輸 當 SCL為低電平，且 SDA線電平變化時，則數(shù)據(jù)由 CPU傳輸給 SD2405AP(高位在前、低位在后，下同 )；當 SCL 為高電平，且 SDA 線電平不變時，則 CPU讀取 SD2405AP發(fā)送來的數(shù)據(jù)；當 SCL 為高電平，且 SDA電平變化時， SD2405AP收到一個開始或停止條件。 圖 32 實時時鐘數(shù)據(jù)傳輸時序 華南理工大學畢業(yè)設計（論文） 13 (4)確認 數(shù)據(jù)傳輸以 8 位序列進行。 SD2405AP 在第九個時 鐘周期時將 SDA 置位為低電平，即送出一個確認信號 (Acknowledge bit，以下簡稱“ ACK” )，表明數(shù)據(jù)已經(jīng)被其收到。 圖 33 實時時鐘確認信號 數(shù)據(jù) /指令傳輸格式 當 CPU 發(fā)出開始條件與實時時鐘建立連接后， CPU 首先通過 SDA 總線連續(xù)輸出 7 位器件地址和 1 位讀 /寫指令來喚醒 SD2405AP. (1)器件代碼： 其中高 7 位 BIT7~BIT1 稱“器件代碼”，它代表實時時鐘的器件地址，固定為“ 0110010”； BIT0 為讀 /寫位，” 1”為讀操作，” 0”為寫操作。 (2)數(shù)據(jù)傳輸格 式： 在數(shù)據(jù)發(fā)送 /接收時停止信號到來時，將結束其數(shù)據(jù)傳輸，同時內(nèi)部五位地址歸零 (注：內(nèi)部五位地址的缺省值為 00000B).如果只有開始信號，而沒有結束信號，接著重新產(chǎn)生起始信號，則還要重新設置器件代碼 (在傳輸方向需要改變時，就用這種傳輸方式，如下面的讀數(shù)據(jù)方式 1). 主設備向從設備寫入數(shù)據(jù)過程圖 主設備向從設備直接讀取數(shù)據(jù)過程圖 華南理工大學畢業(yè)設計（論文） 14 數(shù)據(jù)傳輸時改變其傳輸方向過程圖 (3)SD2405AP 數(shù)據(jù)傳輸?shù)膶懩Ｊ? 先送 7 位器件地址 (0110010)，第 8 位送入寫命令 (“ 0” )，第 9 位是 SD2405AP 的 響應位 (ACK)， SD2405AP 進入寫狀態(tài)； 接下來一個字節(jié)，高 3 位是傳輸模式 (寫狀態(tài)時，傳輸模式定義為” 000” )，低 5 位確定 SD2405AP 的內(nèi)部地址 (00H~1FH)，第 9 位是 SD2405AP 的響應位； 開始寫數(shù)據(jù)，每寫完 1 個字節(jié)的數(shù)據(jù)之后，都經(jīng)過 1 位的響應信號才能寫下1 字節(jié)的數(shù)據(jù)；如果要結束寫數(shù)據(jù)過程，則在 ACK 后送出停止命令即可 . SD2405AP 寫數(shù)據(jù)示例 (向 14H， 15H 地址寫數(shù)據(jù) )： 1．除了 WRTC WRTC WRTC3 三個寫允許位，對寄存器 (00H~1FH)的寫操作必 須確認芯片處于寫允狀態(tài)，否則寫無效 . 2．寫時間同步：每次對實時時間寄存器的寫操作時，都會對秒以下的內(nèi)部計數(shù)器清零，使時間同步。 3．從當前地址開始，每次讀寫完一個字節(jié)地址自動加 1 直到 1FH，讀寫完華南理工大學畢業(yè)設計（論文） 15 1FH 后地址自動加 1 后為 00h. 4．如果寫入的時間數(shù)據(jù)不存在，則不改寫相對應的時間寄存器的值 . 5．為了提高數(shù)據(jù)的可靠性，當寫完成后，應將芯片置于寫禁止狀態(tài)。 (4)SD2405AP數(shù)據(jù)傳輸?shù)淖x模式 SD2405AP 有兩種讀數(shù)據(jù)方法： I)讀方法 1：從指定的內(nèi)部地址中讀取數(shù)據(jù)與寫模式的前兩步一樣；重新發(fā)出開始命 令以改變兩線接口數(shù)據(jù)傳輸方向；再送 7 位器件地址 (0110010)，第 8位送入讀命令 (“ 1” )，第 9 位是 SD2405AP 的響應位 (ACK)， SD2405AP 進入讀狀態(tài)；開始讀數(shù)據(jù)，每讀完 1 個字節(jié)的數(shù)據(jù)之后， CPU 都要送出 1 位的響應信號 (ACK，低電平 )才能讀下 1 字節(jié)的數(shù)據(jù)；如果想要結束讀數(shù)據(jù)過程，則 CPU要送出 1 位的響應信號 (ACK_，高電平 )， ACK_后送出停止命令即可 . SD2405AP 讀數(shù)據(jù)方法 1 示例 (從 7H~9H 地址讀取數(shù)據(jù) )： II)讀方法 2：直接讀取數(shù)據(jù) (從內(nèi)部地址 00h 開始 ) 開始信號 后，先送 7 位器件地址 (0110010)，第 8 位送入讀命令 (“ 1” )，第9 位是 SD2405AP 的響應位 (ACK)， SD2405AP 進入讀狀態(tài)；每讀完 1 個字節(jié)的數(shù)據(jù)之后， CPU都要送出 1 位的響應信號 (ACK，低電平 )才能讀下 1 字節(jié)的數(shù)據(jù)；如果想要結束讀數(shù)據(jù)過程，則 CPU要送出 1 位的響應信號 (ACK_，高電平 )， ACK_后送出停止命令即可 . SD2405AP 讀數(shù)據(jù)方法 2 示例 (從 00H 地址開始讀取數(shù)據(jù) )： 華南理工大學畢業(yè)設計（論文） 16 SD2405 寄存器 圖 31 SD2405 寄存器列表 實時時鐘數(shù)據(jù)寄存器是 7 字節(jié)的存儲器，它以 BCD 碼方式存貯包括年、月、日、星期、時、分、秒的數(shù)據(jù)。 年數(shù)據(jù) [06H 地址 ](00~99)：設置千年 (20XX)的后兩位數(shù)字 (00~99)，通 過自動日歷功能計至 2099 年。 (注意： 2020 年 為閏年 ) 月數(shù)據(jù) [05H 地址 (01~12)： 每月包含的天數(shù)通過自動日歷功能來更改。 1， 3， 5， 7， 8， 10， 12： 1~31 4， 6， 9， 11： 1~30 2(閏年 )： 1~29 2(普通 )： 1~28 日數(shù)據(jù) [04H 地址 ](01~31) 星期數(shù)據(jù) [03H 地址 ](00~06)：七進制計數(shù)器， 00 對應星期天， 01 對應星期 一，依次類推 . 小時數(shù)據(jù) [02H 地址 ](00~23 或 00~11)：小時的最高位 12_/24 是 12 或 24 小時制選擇位。 華南理工大學畢業(yè)設計（論文） 17 當 12_/24=1 時， 24 小時制；當 12_/24=0 時， 12 小時制。 12 小時制時， H20 為 AM/PM 指示位， H20=0 為 AM， H20=1 為 PM， 見下表： (位 H20H10H8H4H2H1) 當讀取小時數(shù)據(jù)時，要屏蔽掉小時的最高位 12_/24，否則在 24 小時制時會因為 12_/24=1 而顯示不對 . 分數(shù)據(jù) [01 地址 ](00~59) 秒數(shù)據(jù) [00H 地址 ](00~59) 例如：設時間為 2020 年 12 月 20 日星期三 18 點 19 分 20 秒 (24 小時制 )，則寄存器 00～ 07H的賦值應分別為 20h、 19H、 98h、 03h、 20h、 12h、 06h。要特別注意此處小時位的賦值，因為是 24小時制式，小時的 12_/24 位 =1，所以小時的賦值為 98h(1001 1000B)。 在上電復位時，芯片 內(nèi)部不對實時時鐘數(shù)據(jù)寄存器作清零或置位處理。 當芯片收到讀實時時鐘數(shù)據(jù)命令，則所有實時時鐘數(shù)據(jù)被鎖存 (時鐘走時并不影響 )，此功能可以避免時間數(shù)據(jù)的錯讀現(xiàn)象。 程序流程圖 華南理工大學畢業(yè)設計（論文） 18 A T M E G A 8 5 1 5 初 始 化S D 2 4 0 5 芯 片 初 始 化輸 出 7 位 器 件 地 址 和 1 位 讀 寫 指 令M C U 讀 取 A C K 信 號 是 否 為 “ 1 ”判 斷 地 址 是 否 為 0 2 H小 時 數(shù) 據(jù) 去 除 前 3 位 保 留 真 實 數(shù) 據(jù)將 二 進 制 B C D 數(shù) 據(jù) 轉 換 成 十 進 制 D E C 數(shù) 據(jù)M C U 發(fā) 送 N O A C K 信 號關 閉 S D 2 4 0 5 I I C 總 線 信 號將 數(shù) 據(jù) 保 存 在 數(shù) 組 里NYYN 華南理工大學畢業(yè)設計（論文） 19