【文章內(nèi)容簡介】 和片子表面垂直的磁場 B 時 ，薄片的橫向兩側(cè)會出現(xiàn)一個電壓 UH, 這種現(xiàn)象就是霍爾效應。 產(chǎn)生這種現(xiàn)象 ，是因為在磁場產(chǎn)生的洛侖茲力的作用下通電半導體片中的載流子分別向片子橫向兩側(cè)偏轉(zhuǎn)和積聚，因而形成一個電場， 被稱為 霍爾電場。洛侖茲力 與 霍爾電場產(chǎn)生的電場力相反， 電場力 阻礙載流子繼續(xù)堆積，直到霍爾電場力和洛侖茲力相等。 此時 ，半導體 兩側(cè) 產(chǎn)生 一個穩(wěn)定的電壓， 被稱為 霍爾電壓 UH。 UH=KHIB (V) （ 31） 由此 可知，霍爾電壓的大小 與 控制電流 I 和磁感應強度 B成正比 。 KH稱為霍爾元件的靈敏度，它與元件幾何尺寸 和 材料的性質(zhì)有關。當外加電壓一定，通過恒定的電流 ，輸出電壓只與磁場 B的大小成正比，即： UH=KB (V) （ 32） 由式 32知 ，霍爾輸出電壓 將隨 磁場強度 的 變化 而變化 。 所以 ， 可 將霍爾元件做成探頭固定在適當位置去檢測 磁場變化 ，再根據(jù)霍爾輸出電壓的變化 獲得需要檢測的信息 。 本設計中采用的線性霍爾傳感器 UGN3503U 就是將霍爾元件、高增益線性差分放大 器和射極跟隨器集成在同一半導體基片上，提供了一個由外電壓源驅(qū)動、使用方便的磁敏傳感器。該器件的磁電轉(zhuǎn)換特性曲線如 圖 34所示 [3]： 第三章 硬件電路的設計 9 圖 34 UGN3503U磁電轉(zhuǎn)換特性曲線 其輸出電壓 正比于 加在霍爾元件上的磁感強度 B。它的靈敏度典型值為，靜態(tài)輸出電壓為 ，輸出電阻為 。用它作探頭可測量，10ˉ 610T 的交變和恒定磁場 。 具有靈敏度高，線性度好 ， 結構牢固，體積小，重量輕，耐震動，功耗小，壽命長，頻率高 ， 輸出噪聲低等特點 。在測量磁場時，將元件的第一腳接電源，第二腳接地，第三腳接高輸入阻抗電壓表，通電后，將電路放入被測磁場中讓磁力線垂直于電路表面，當沒有磁場 (B=0G)時，靜態(tài)輸出電壓是電源電壓的一半，當外加磁場的北極靠近器件標志面時，會使輸出電壓低于靜態(tài)輸出電壓 ； 當外加磁場的南極靠近器件標志面時，會使輸出電壓高于靜態(tài)輸出電壓。利用上述特性，將其固定在探測線圈的中心感應線圈的磁場變化， 并接在數(shù)據(jù)采集電路的前端 ， 將磁場的變化信號轉(zhuǎn)化為電壓信號的變化而被后級電路 接收 和放大。 [4] （ 2）放大與峰值檢波電路 UGN35O3U 線性霍爾元件 輸出 的電壓信號是一個毫伏級的信號，十分微弱，所以，在對其進行處理前，首先要進行放大。在設計中，信號放大電路采用集成運算放大器 LM324，其 輸入阻抗高、漂移較小、共模抑制比高。 UGN3503 線性霍爾元件輸出的 電壓 信號經(jīng)電容 輸送 到前級運算放大器 U4 的同相輸入端。在電路設計中，采用 +5V 單電源 給 運放 LM324 供電。經(jīng)前級運算放大器放大的信號經(jīng)耦合電容 C7輸入到后級峰值檢測電路中。 峰值檢測電路由兩級運算放大器組成，第一級運放將輸入信號的峰值傳遞到電容 C8 上，并保持下來。第二級運放組成緩沖放大器 ，將輸出與電容隔離開來。在設計中， 第二級與第三級運放同樣采用 運算放大器 LM324，這樣可 充分 利用LM324。通過 該 電路，將采集到的微弱電壓信號放大至 0V5V，以滿足 A/D 轉(zhuǎn)換器 ADC0809 所要求的輸入電壓變換范圍，然后 A/D轉(zhuǎn)換電路 對 檢測到的峰值 進行 第三章 硬件電路的設計 10 轉(zhuǎn)化 。 LM324 是四運放集成電路，它采用 14 管腳雙列直插塑料（陶瓷）封裝。它的內(nèi)部包含四組形式完全相同的運算放大器，除電源共用外，四組運放相互獨立。 LM324 與單電源應用場合的標準運算放大器相比，它有一些顯著的特點，該四放大器可以工作在低到 或者高 到 32V的電源下，靜態(tài)電流大致為 MC1741 的靜態(tài)電流的五分之一，共模輸入范圍包括負電源，因而消除了在許多應用場合中采用外部偏置元件的必要性。 LM324 元器件的引腳圖如 圖 35： 圖 35 LM324的引腳圖 A/D 轉(zhuǎn)換電路 A/D轉(zhuǎn)換器將采集來的電壓信號進行 A/D轉(zhuǎn)換，把模擬信號轉(zhuǎn)換為數(shù)字信號，再在單片機的控制下輸送給單片機處理控制。單片機的時鐘信號由 12MHz 的晶振提供， A/D 轉(zhuǎn)換器的時鐘信號由單片機經(jīng)四分頻 獲得。本電路還采用 74LS02 元器件，實現(xiàn)端口間的“或非”功能。 A/D 轉(zhuǎn)換電路如圖 36： 第三章 硬件電路的設計 11 圖 36 最小系統(tǒng)電路圖 （ 1）在本次設計中，采用的 A/D 轉(zhuǎn)換器為 ADC0809 型 。 ADC0809 是 8位逐次逼近型 A/D 轉(zhuǎn)換器，可對八路模擬電壓量 進行 分時轉(zhuǎn)換，轉(zhuǎn)換速度為 100μ s。當?shù)刂锋i存允許信號 ALE=1 時， 3位地址信號 A、 B、 C送入地址鎖存器，選擇 8路模擬量中的一路實現(xiàn) A/D 變換。本設計中只使用通道 NI0，所以，地址譯碼器ABC 直接接地為 000，采用線選法尋址。 ADC0809 的引腳圖如圖 37： 圖 37 ADC0809引腳圖 ADC0809 芯片有 28 條引腳，采用雙列直插式封裝，如 上 圖所示。下面說明各引腳功能 ： IN0～ IN7： 8 路模擬量輸入端。 21～ 28： 8 位數(shù)字量輸出端。 ADDA、 ADDB、 ADDC： 3 位地址輸入線，用于選通 8路模擬輸入中的一路 ALE：地址鎖存允許信號，輸入，高電平有效。 START： A／ D轉(zhuǎn)換啟動信號，輸入，高電平有效。 第三章 硬件電路的設計 12 EOC： A／ D 轉(zhuǎn)換結束信號，輸出，當 A／ D轉(zhuǎn)換結束時，此 端輸出一個高電平（轉(zhuǎn)換期間一直為低電平）。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當 A／ D 轉(zhuǎn)換結束時，此端輸入一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。 CLK：時鐘脈沖輸入端。要求時鐘頻率不高于 640KHZ。 REF（ +）、 REF（ ）：基準電壓。 Vcc：電源，單一＋ 5V。 GND：地。 （ 2） 采用的單片機為 AT89C52 型， AT89C52 是一個低功耗，高性能 CMOS 8位單片機， 其 具有如下特點： 40 個引腳， 256 bytes 的隨機存取數(shù)據(jù)存儲器 ， 8K Bytes Flash 片內(nèi)程序存儲器， 2 個數(shù)據(jù)指針， 32個外部雙向輸入 /輸出 (I/O)口，看門狗定時電路， 3個 16位可編程定時計數(shù)器， 5 個中斷優(yōu)先級 ， 2個全雙工串行通信口， 2 層中斷嵌套中斷，片內(nèi)時鐘振蕩器。此外， AT89S52 設計和配置了振蕩頻率可為 0HZ并可通過軟件設置省電模式?？臻e模式下， CPU 暫停工作，而RAM、定時計數(shù)器、串行口及外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復位。其工作電壓為5V，晶振頻率采用 12MHZ。 AT89C52單片機的引腳圖如圖 38： 圖 38 AT89C52引腳圖 AT89C52 單片機 有 40 條引腳，采用雙列直插式封裝，如 上 圖所示。下面說明各引腳功能 ： XTAL2:系統(tǒng)時鐘的反相放大器輸出端 ,一般在設計上只要在 XTAL1和 XTA L2上接上一只石英振蕩晶體系統(tǒng)就可以動作了 RESET:AT89C52的重置引腳 ,高電平動作。 VCC:AT89S52電源正端輸入 第三章 硬件電路的設計 13 EA/Vpp:EA 低電平動作 ,當此引腳接低電平后 ,系統(tǒng)會取用外部的程序代碼來執(zhí)行程序。 VSS:電源地端。 XTALI:單芯片系統(tǒng)時鐘的反相放大器輸入端。 ALE/PROG:ALE可以觸發(fā)外部的 8位鎖存器 ,將端 u0的地址總線 (A0A7)鎖進鎖存器中。平時在程序執(zhí)行時 ALE 引腳的輸出頻率約是系統(tǒng)工作頻率的 1/6,因此可以用來驅(qū)動其他周邊晶片的 時鐘 輸入 PSEN:PSEN 為程序儲存啟用 ,當 8051被設成為讀取外部程序代碼工作模式時(EA=0),會送出此信一號以便取得程序代碼 ,通常這支腳是接到 EPROM 的 OE 腳 。 PO(~ ):端口 0是一個 8位寬的雙向輸出入端口 , 0, 示位 I,依此 類推。 P1():端口 1也是具有內(nèi)部提升電路的雙向 1/O端口 。 P2(~ ):端口 2是具有內(nèi)部提升電路的雙向 1/O 端口 。 P3():端口 3也具有內(nèi)部提升電路的雙向 I/O 端口。 （ 3） ADC0809片內(nèi)有三態(tài)輸出緩沖器，可直接與單片機的數(shù)據(jù)總線相連接，這里將它的數(shù)據(jù)輸出口直接與單片機的數(shù)據(jù)總線 P0口相連接， AT89C52的 P0口作為數(shù)據(jù)總線，又作為低 8位地址總線 ， ADC0809的片內(nèi)沒有時鐘，利用 AT89S52提供的地址鎖存允許信號 ALE 經(jīng)計數(shù)器 74LS163構成的 4分頻器分頻獲得。 放大后的電壓信號 經(jīng)過 通道 IN0 送入 ADC0809 進行 A/D 轉(zhuǎn)換。將 作為片選信號，由 AT89C52 的 和 寫信號 WR 控制 ADC0809 的轉(zhuǎn)換啟動 START 和地址鎖存 ALE，當 ADC0809 的 START 啟動信號輸入端為高電平時 A/D 開始轉(zhuǎn)換，轉(zhuǎn)換結束時，送出轉(zhuǎn)換結束信號 EOC，并將 8 位數(shù)字量 D7D0鎖存到輸出緩存器。AT89S52 的讀信號 RD端發(fā)出一個輸出允許命令 輸入到 ADC0809 的 OE 端， OE 端呈高電位，用以打開三態(tài)輸出鎖存器， AT89C52 從 ADC0809 讀取相應電壓數(shù)字量，然后存入數(shù)據(jù)緩沖器中。 鍵盤控制電路的設計 鍵盤是最常用的單片機輸入設備 ,是一組按鍵的集合 。 操作人員可以通過鍵盤輸入數(shù)據(jù)或命令，實現(xiàn)簡單的人 機通信。按鍵是一種常開型按鈕開關。常態(tài)時，按鍵的兩個觸點處于斷開狀態(tài)，按下鍵時他們才閉合。 本設計中采用獨立連接式非編碼鍵盤，即每一個按鍵占用一條 I/O 接口線。當有任一鍵按下時，與之相連的輸入數(shù)據(jù)線為“ 0”，否則置“ 1”。鍵盤控制電路 第三章 硬件電路的設計 14 如圖 39： 圖 39 鍵盤控制電路圖 本設計選用的這種鍵盤控制電路的優(yōu)點是明了簡單，判斷是否有鍵按下的程序也十分簡單。其中 ， K1鍵作為功能鍵設置靈敏度△ U，靈敏度是可調(diào)的， K2為加 1鍵， K3 為減 1鍵，都用來調(diào)節(jié)靈敏度 ， K4 是確定鍵， 用來確定靈敏度值。 顯示電路的設計 顯示電路與單片機的 RXD、 TXD 相連，用于顯示探測儀的靈敏度，其數(shù)值由鍵盤控制電路設置。 AT89C52 工作在 0 模式下， 收發(fā)信息均通過 RXD 完成 ， TXD則作為同步時鐘輸出 ， 在同步時鐘作用下，利用串行口加外圍芯片 74HC164 構成的 并行輸入 /輸出口 ， 實現(xiàn)由串行到并行的數(shù)據(jù)通信 ， 用于顯示器 數(shù)碼管 驅(qū)動。當鍵盤控制部分各鍵按下時， 數(shù)碼管 顯示相對應靈敏度數(shù)值 。顯示電路如圖 310： 第三章 硬件電路的設計 15 圖 310 顯示電路圖 本設計中采用的元器件 74HC164 是 高速硅門 CMOS 器件，與低功耗肖特基型 TTL (LSTTL) 器件的引腳兼容。 74HC164 是 8 位邊沿觸發(fā)式移位寄存器，串行輸入數(shù)據(jù)，然后并行輸出。數(shù)據(jù)通過兩個輸入端（ DSA 或 DSB）之一串行輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數(shù)據(jù)輸入。兩個輸入端或者連接在一起，或者把不用 的輸入端接高電平， 不能 懸空。時鐘 (CP) 每次由低變高時，數(shù)據(jù)右移一位，輸入到 Q0， Q0 是兩個數(shù)據(jù)輸入端（ DSA 和 DSB）的邏輯與，它將上升時鐘沿之前保持一個建立時間的長度。主復位 (MR) 輸入端上的一個低電平將使其它所有輸入端都無效，同時非同步地清除寄存器，強制所有的輸出為低電平。 元器件 74HC164 的引腳圖如圖 311，引腳的功能表如表 312： 第三章 硬件電路的設計 16 圖 311 74HC164引腳圖 圖 311 74HC164引腳功能表 報警電路的設計 (1)蜂鳴器報警電路的設計 蜂鳴器報 警電路包括一個三極管、一個蜂鳴器、一個續(xù)流二極管和一個電源濾波電容。當檢測到金屬地雷時，被測物理量由單片機 I/