soc技術及其發(fā)展(編輯修改稿)
2025-09-26 09:03 本頁面
【文章內(nèi)容簡介】 電參數(shù)等條件的相互兼容。 ? 設計方法的研究 SoC 的出現(xiàn)對設計方法也提出了更高的要求。這主要包括設計軟件和設計方法的研究和提高，使設計工程師在設計階段就能正確地仿真出電路系統(tǒng)的全部功能和真實性能指標。 ? 嵌入式 IP 核設計技術 SoC 是許多嵌入式 IP 核的集成，所以有許多 IP 核亟待研究開發(fā)，例如 Controlle、 DSP、Interface、 Bus 及 Memory 技術等。 IP 核不僅指數(shù)字 IP 核，同時還包括模擬 IP 核。模擬 IP核通常還含有電容、電感等。同時 IP 核還分為軟核（ Soft Core）、硬核（ Hard Core）、固核（ Firm Core）。 ? 測試策略和可測性技術 為了檢測設計中的錯誤，可測性設計是必需的。 SoC 測試可用結(jié)構(gòu)測試和可測性設計等方法。 DFT 技術包括內(nèi)建自測試、掃描測試及特定測試等。 ? 軟硬件協(xié)同設計技術 目前的系統(tǒng)若不包括軟件則不成為一個完整的系統(tǒng)，所以 SoC 應該說是一個軟件和硬件整合的系統(tǒng)。系統(tǒng)仿真時必須將軟件和硬件結(jié)合在一起進行仿真。 ? 安全保密技術 該技術涵蓋算法和軟硬件實現(xiàn)，在通信和金融（例如 IC 卡）中成為重要。常用加密算法有 DES 和 RSA 等。 這 9 個方面是進行 SoC 開發(fā)時必須要認真考慮 的問題，任何一個忽視，都會在產(chǎn)品的性能和成本方面帶來巨大影響。因此，研究開發(fā) SoC 首先應從市場需要出發(fā)，選定一個研究開發(fā)的目標。 4 SoC 中的核心 — IP 芯核 過去完成完整系統(tǒng)功能的是一塊或多塊多層 PCB或多層 MCM，隨著半導體工藝的發(fā)展，一個完整的系統(tǒng)可以在一塊芯片上實現(xiàn)。目前設計師把預先設計好的功能塊代替需要單獨設計的部件，把它們連接在一起放在一個芯片上，這些功能塊芯核包括微處理器、 DSP、接口I/O、存儲器等。 以上功能塊芯核均稱 IP 芯核。 IP 是受專利、產(chǎn)權(quán)保護的所有產(chǎn)品、技術和軟件。對于SoC， IP 芯核 是組成系統(tǒng)級芯片的基本功能塊，它可以由用戶開發(fā)， IC 廠家開或第三方開發(fā)。IP 芯核可以是一個可綜合的 HDL 或是一個門級的 HDL 或是芯片的版圖。它通常分為硬核、固核、軟核。硬核是被投片測試驗證過的具有特定功能針對具體工藝的物理版圖。固核是將RTL級的描述結(jié)合具體標準單元庫進行邏輯綜合優(yōu)化形成的門級網(wǎng)表，它可以結(jié)合具體應用進行適當修改重新驗證，用于新的設計。軟核是用硬件描述語言 HDL 或 C 語言寫成的功能軟件，用于功能仿真，具有較大的靈活性。目前也有人正在研究將專有算法（ PA proprietary algorithm）通過軟件工具轉(zhuǎn)換成 IP 芯核的工作。 IP 芯核應具備以下特點： 5 1) 高的可預測性 2) 可能達到的最好性能 3) 根據(jù)需要可靈活重塑 4) 可接受的成本 目前采用 IP 芯核的最主要的動力是能縮短 SoC 的研制周期，快速投放市場。用 IP 芯核設計比從頭到尾設計芯片節(jié)省 40%以上的時間。另一個重要原因是設計工具和制造能力的脫節(jié)，現(xiàn)有設計工具不能滿足 SoC 的設計需要。第三是成本因素，選擇 IP 芯核意味著降低了該部件的設計驗證成本。 目前 IP 芯核已成為 SoC 設計的基礎， SoC 研制成功的關鍵是是否有大量可用的 IP 芯核和先進的工藝加工線，見圖 2。 今后 50%以上的 SoC 設計將基于 IP 芯核。圖 3是 ICE 給出的世界 IP 芯核市場預測， 1999 年為 億美元，增長率為 %。 5 SoC 技術的展望
環(huán)評公示相關推薦
鄂ICP備17016276號-1