【文章內容簡介】 體電路分析如下。 電 路原理圖 本設計實用 4 線 7 線譯碼器 CC4511 1 片， 10 線 4 線優(yōu)先編碼器 CC40147，鎖存器 CC4042, 或非門 CC4001，數(shù)碼管 BS202，電阻 20KΩ 2 只， 10KΩ 8只，電容 100PF1 只 10 線 4 二極管 4 只，共陰極顯示器 1 只這些 芯片，設計出一款具有搶答，優(yōu)先鎖存，編碼，譯碼顯示的搶答器，總體電路如圖 2 所示。 電路工作原理 接通電源時，節(jié)目主持人將開關置于“清除”位置，搶答器處于禁止工作狀態(tài)，當節(jié)目主持人宣布搶答題目后，說一聲“搶答開始”，同時 按一下 SB0，搶答器處于工作狀態(tài) ，當選手按動搶答鍵時，搶答器要完成以下四項工作： 1）優(yōu)先編碼電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號；選手搶答； 2） 控制電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答； 3）控制電路要使定時器停止工作，并保持到主持人將系統(tǒng)清零為止。 4）當選手將問題回答完畢，主持人操作控制開關，使系統(tǒng)回復到禁止工作狀態(tài)，以便進行下一輪搶答。 在搶答過程中當主持人按一下 SB0時， RS 觸發(fā)器置 1， D 觸發(fā)器處于接受狀態(tài)，若此時任一選手按下按鈕，比如 SB3按下編碼器輸出為 0011， D 觸發(fā)器 的輸出也是 0011 同時編碼器的輸出 0011 通過 4 個發(fā)光二極管 VD1VD2VD3VD4所組成的 或門輸出高電平，使 RS 觸發(fā)器置 0， D觸發(fā)器的 CP 端為 0， D觸發(fā)器的狀態(tài)被鎖存為 0011，經(jīng) CC4511 譯碼器后， LED 數(shù)碼管顯示數(shù)字“ 3”，此時若其他選手按下按鈕，由于 D觸發(fā)器處于鎖存狀態(tài)，不再接收信號，數(shù)碼管所顯示的數(shù)字不再變化。進行下一輪搶答時，主持人需要再按下按鈕 SB0,D 觸發(fā)器的 CP端重新為 1，D觸發(fā)器又處于接受狀態(tài)，可以再次進行搶答。 /L TA2aLEbA0 A1 A3/BIc d e f gC C 4 5 1 1Q0 Q1 Q2 Q3D0 D1 D2 D3CP P O LC C 4 0 4 2+ V D DY0 Y1 Y2 Y3I9I1 I2 I3 I4 I5 I6 I7 I8C C 4 0 1 4 7+ V D DI0+ V D D = 1 = 12 0 KSB 0 1 0 0 0 p F+ V D D2 0 KCC 4 0 0 1VD1 VD41 0 K * 8SB 1SB 8+ V D D 圖 2 系統(tǒng)總體電路圖 4 單元電路介紹 單元電路介紹可以分為以下幾個大的板塊，第一，組成該電路所需的元器件的清單；第二，組成該電路的主要元器件功能介紹如 CC4511 芯片， CC4042 芯片，CC40147 芯片，他們的引腳圖，功能介紹等，具體分為以下幾個部分。 需要的元器件清單 4線 7線譯碼器 CC4511 1片， 10線 4線優(yōu)先編碼器 CC40147，鎖存器 CC4042, 或非門 CC4001，數(shù)碼管 BS202，電阻 20KΩ 2 只， 10KΩ 8只，電容 100PF1 只 10線 4 二極管 4 只， 共陰極顯示器 1只。 CC4511 芯片 CC4511 有四個輸入端 A,B,C,D 和七個輸出端 a— g，它還具有輸入 BCD 碼鎖存、燈測試和熄滅顯示控制功能，它們分別由鎖存端 LE、燈測試端 LT、熄滅燈控制端 /BI 來控制。 其引腳排列如圖 3所示。 /L TA2aLEbA0 A1 A3/BIc d e f gC C 4 5 1 1 圖 3 CC4511引腳圖 當鎖存允許端 LE=0 時，鎖存器直通，譯碼器輸出端 ag 隨輸入 AD 端變化，當 LE=1 時，鎖存器鎖定，輸出端保持不變，熄滅控制端 /BI=0，譯碼器輸出全為0，因此正常工時應該使 /BI 為高電平，另外燈測試端 /LT=0 時，譯碼器輸出 全為1，數(shù)碼管各段均亮，即顯示 8，用來檢測數(shù)碼管是否正常。當輸入的 BCD 碼大于 1001 時，七段顯示輸出全為 0，各段均不亮。 CC4042 芯片 CC4042 包含四個鎖存器電路，由公共時鐘選通，每個電路有互補緩沖輸出，n和 p溝道輸出器件的阻抗相同，所以輸出電特性一致。輸入端的數(shù)據(jù)在由 M選擇的 CP電平期間傳送至 Q和 /Q輸出端，當 M=0, 定義的 M和 CP電平同時存在時，輸出跟隨數(shù)據(jù)輸入。當 CP 電平轉換時（ M=0,為正； M=1,為負），輸出端數(shù)據(jù)的CP轉換期間保持在輸出端，直至 CP 電平發(fā)生轉換。其引 腳圖如圖 4所示。 Q0 Q1 Q2 Q3D0 D1 D2 D3CP P O L