【正文】 ↑ 圖 定位地址指針原理圖 此次設(shè)計(jì)中 n 的取值范圍應(yīng)為 0N， N 為待顯示漢字及所有空字的總數(shù)，由它控制漢字顯示的滾動(dòng)速度； m的取值范圍應(yīng)為 07，由它決定 LED 點(diǎn)陣的掃描速度。即利用邏輯綜合工具，將 RTL 方式描述的程序轉(zhuǎn)換成用基本邏輯單元表示的文件（門(mén)級(jí)網(wǎng)絡(luò)表）。 27 第 3 章 系統(tǒng)實(shí)現(xiàn)方法 系統(tǒng)的實(shí)現(xiàn)方法 本系統(tǒng)的實(shí)現(xiàn)采用了文本輸入法即 用 VHDL 實(shí)現(xiàn)， VHDL 的優(yōu)點(diǎn)是描述抽象，設(shè)計(jì)可以不用對(duì)內(nèi)部的算法和信號(hào)的傳輸進(jìn)行詳細(xì)的設(shè)計(jì)。它既能支持初學(xué)者學(xué)習(xí)CPLD/FPGA 大規(guī)?？删幊唐骷氖褂茫材苤С蛛娮庸こ處焸兪褂秒娮釉O(shè)計(jì)自動(dòng)化和大規(guī)?？删幊唐骷M(jìn)行電子系統(tǒng) 的設(shè)計(jì)和開(kāi)發(fā)工作。 早期的可編程邏輯器件有可編程只讀存儲(chǔ)器（ PROM）、紫外線可擦除只 22 讀存儲(chǔ)器（ EPROM）和電可擦除只讀存儲(chǔ)器（ EEPROM）三種。下面介紹一下如何使用工具欄來(lái)提高設(shè)計(jì)的速度。 MAX+PLUSII 所提供的靈活性和高效性在同類(lèi)軟件中是無(wú)可比擬的，歸納起來(lái)，它主要有以下幾個(gè)特點(diǎn)： 1. 界面開(kāi)放 2. 與可編程邏輯器件結(jié)構(gòu)無(wú)關(guān) 3. 完全集成化的環(huán)境 4. 豐富的設(shè)計(jì)庫(kù) 5. 模塊化的設(shè)計(jì)工具 6. 支持硬件描述語(yǔ)言 7. 提供 Megacore 8. 具有 Opencore 特性 9. 可運(yùn)行多個(gè)平臺(tái) 除了上述特點(diǎn)之外，隨著 MAX+PLUSII 版本的提高，將會(huì)有更多的特性得以開(kāi)發(fā) 和利用。 計(jì)數(shù)器份同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。 可由用戶定義的數(shù)據(jù)類(lèi)型有： 枚舉類(lèi)型，整數(shù)類(lèi)型，實(shí)數(shù)、浮點(diǎn)數(shù)類(lèi)型，數(shù)組類(lèi)型，存取類(lèi)型，文件類(lèi)型，記錄類(lèi)型，時(shí)間類(lèi)型（物理類(lèi)型）。 再次，在用 VHDL 語(yǔ)言設(shè)計(jì)系統(tǒng)硬件時(shí)，沒(méi)有嵌入與工藝有關(guān)信息。它能比電原理圖更有效地表示硬件電路的特性。 EDA 技術(shù)在進(jìn)入 21 世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面： ● 使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)得以明確表達(dá)和確認(rèn)成為可能。標(biāo)準(zhǔn)單元布局中，所有擴(kuò)散、接觸點(diǎn)、過(guò)孔、多晶通道及金屬通道都已完全確定。由于 FPGA 和 CPLD 的開(kāi)發(fā)工具、開(kāi)發(fā)流程和使用方法與 ASIC有類(lèi)似之處，因此這類(lèi)器件通 常也稱(chēng)為可編程專(zhuān)用 IC，或可編程 ASIC。 4 第 2 章 相關(guān)知識(shí)介紹 EDA 技術(shù) EDA 技術(shù)簡(jiǎn)介 20 世紀(jì)末，電子技術(shù)得到了飛速的發(fā)展，在其推動(dòng)下，現(xiàn)代電子產(chǎn)品幾乎滲透了社會(huì)的各個(gè)領(lǐng)域，有力的推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高，同時(shí)也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高，鏟平日內(nèi)更新?lián)Q代的節(jié)奏越來(lái)越快。 目前世界上一些大型的 EDA 軟件公司已開(kāi)發(fā)了一些著名的軟件，如Protel9 ORCAD、 EWB、 MAX+PLUSII 等， 對(duì)于一名電子工程師至少應(yīng)掌握一門(mén)開(kāi)發(fā)軟件。因此，掌握 EDA 技術(shù)是通信電子類(lèi)高校學(xué)生就業(yè)的一個(gè)基本條件。專(zhuān)用集成電路的設(shè)計(jì)與應(yīng)用必須依靠專(zhuān)門(mén)的 EDA 工具 電子設(shè)計(jì)自動(dòng)化（ EDA）是一個(gè)廣泛的概念，凡在電子設(shè)計(jì)過(guò)程中用到計(jì)算機(jī)輔助手段的相關(guān)步驟都可以作為 EDA 的組成部分。它已成為一名電子設(shè)計(jì)者的必備知識(shí)。 EDA 技術(shù)在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)， IC 版圖設(shè)計(jì)技術(shù)、 ASIC 測(cè)試和封裝技術(shù)、 FPGA/CPLD 編程下載技術(shù)、自動(dòng)測(cè)試技術(shù)等；在計(jì)算機(jī)輔助功能方面融合了 CAD、 CAM、 CAT、 CAE 技術(shù)以及多種計(jì)算機(jī)語(yǔ)言的設(shè)計(jì)概念；在現(xiàn)代電子學(xué)方面容納了更多內(nèi)容：電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)等等。 ● 標(biāo)準(zhǔn)單元 ASIC。復(fù)雜可編程邏輯器件已進(jìn)入商業(yè)應(yīng)用，相應(yīng)的輔助設(shè)計(jì)軟件也已投入使用。 此外，隨著系統(tǒng)開(kāi)發(fā)對(duì) EDA 技術(shù)的目標(biāo)器件各種性能要求的提高， ASIC和 FPGA 將更大程度的相互融合。例如， SFL 語(yǔ)言只能描述同步電路。 VHDL 語(yǔ)言可以有以下 3 種形式的子結(jié)構(gòu)描述語(yǔ)句： BLOCK 語(yǔ)句結(jié)構(gòu) PROCESS 語(yǔ)句結(jié)構(gòu) SUBPROGAMS 結(jié)構(gòu) VHDL 語(yǔ)言的數(shù)據(jù)類(lèi)型及運(yùn)算操作符 在 VHDL 語(yǔ)言中凡是可以賦予一個(gè)值得對(duì)象就稱(chēng)為客體（ Object），客體只要包括以下 3 種：信號(hào) 、變量、常數(shù)（ Signal、 Variable、 Constant）。 COMPONENT_INSTANT 語(yǔ)句是結(jié)構(gòu)化描述中不可缺少的一個(gè)基本語(yǔ)句。 MAX+PLUSII 是本次畢業(yè)設(shè)計(jì)的開(kāi)發(fā)平臺(tái)，所以，他的熟練掌握直接關(guān)系到設(shè)計(jì)成功和設(shè)計(jì)效率的高低，在將來(lái)的工作學(xué)習(xí)中它也是非常重要的，因此，本次畢業(yè)設(shè)計(jì)中再軟件的學(xué)習(xí)上畫(huà)了較大的時(shí)間和精力。 基本版 —— 時(shí)序分析、 VHDL 語(yǔ)言綜合等功能不能使用，不需“狗”的支持，只要向 Altera 申請(qǐng)一個(gè)基本授權(quán)媽就可以工作。因?yàn)?，如果選擇器是 MAX 系列的，在選擇編程文件時(shí)應(yīng)選擇 .sof 文件。依據(jù)可編程部位的不同可將 SPLD 的基本結(jié)構(gòu)分為 PROM、 PLA、 PAL 和 GAL 四種基本 23 類(lèi)型。圍繞在 EPM7128S 器件周?chē)牟遄謩e是 CPLD_P CPLD_P CPLD_P3 和 CPLD_P4；圍繞在 EPF10K10器件周邊插座的分別是 FLEX_P FLEX_P FLEX_P3 和 FLEX_P4。其目的是通過(guò)對(duì)其的方針來(lái)發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題，行為描述階段并不真正考慮其實(shí)際的操作和算法用什么方法來(lái)實(shí)現(xiàn)，考慮更多的是系統(tǒng)的結(jié)構(gòu)及其工作過(guò)程是否 能達(dá)到系統(tǒng)設(shè)計(jì)規(guī)格書(shū)的要求。將編完碼的漢字放到存儲(chǔ)器中，然后通過(guò)定位地址指針將其選出，某一時(shí)可能在顯示數(shù)據(jù)序列中定位待顯示數(shù)據(jù)的地址指針可用下式計(jì)算： addr=n+m，此表達(dá)式可通過(guò)加法器來(lái)實(shí)現(xiàn)。系統(tǒng)由幾個(gè)單元組合而成，系統(tǒng)設(shè)計(jì)成功與否要靠單元模塊是否正確來(lái)決定，因此，單級(jí)模擬首先要能夠完成自身功能。 3．點(diǎn)擊主菜單 MAX+PLUSII 選項(xiàng)，出現(xiàn)子菜單，再點(diǎn)擊 Compiler 選項(xiàng)（快捷鍵 12）屏幕上出現(xiàn)編譯對(duì)話框。 本次系統(tǒng)下載，同時(shí)掌握了研究了 PLD 版的相關(guān)用途，對(duì)它有了更深刻的認(rèn)識(shí)，同時(shí)也懂得了，遇到困難時(shí)，要抓住基本穩(wěn)定情緒，最終定能成功。 36 結(jié)論 本次畢業(yè)設(shè)計(jì)采用硬件描述語(yǔ)言 VHDL 描述輸入方法 ，利用了MAX+PLUSII 軟件， 實(shí)現(xiàn)了“個(gè)十百千萬(wàn)億兆”七個(gè)漢字左、右、上、下的10 秒滾動(dòng)顯示。在各個(gè)單元的編譯過(guò)程中，大部分的錯(cuò)誤集中于標(biāo)點(diǎn)符號(hào)的漏寫(xiě)，結(jié)構(gòu)語(yǔ)句的不熟練等。左右滾動(dòng)的情況，sw 作為掃 描輸入線， data 作為漢字?jǐn)?shù)據(jù)輸入線，因此 3/8 譯碼器輸出為 0 有效，而 rom存儲(chǔ)器中的漢字點(diǎn)陣信息為 1 有效，向左滾動(dòng)時(shí)， LED 點(diǎn)陣相當(dāng)于一個(gè)可視窗口，每個(gè)漢字的可視順序?yàn)閺淖笾劣?，因此掃描和提取每個(gè)漢字信息的順序也應(yīng)為從左至右，同理向右滾動(dòng)時(shí)，掃描和提取每個(gè)漢字信息的順序是從右至左；上下滾動(dòng)時(shí)， sw 線作為漢字?jǐn)?shù)據(jù)輸入線， data 線作為掃描輸入線，此時(shí)， 3/8 譯碼器的輸出為 1 有效，同時(shí)， rom存儲(chǔ)器中的漢字點(diǎn)陣信息為 0 有效，同理可知，當(dāng)向上滾動(dòng)時(shí)掃描和提取每個(gè)漢字信息的順序則為從上至下，當(dāng)向下滾動(dòng)時(shí)，掃描和提 取每個(gè)漢字的順序是從下至上。 29 圖 能 實(shí)現(xiàn)漢字滾動(dòng) FPGA內(nèi)核硬件流程圖 用快、慢兩個(gè)輸入信號(hào)來(lái)控制漢字的點(diǎn)陣顯示，而快慢兩個(gè)信號(hào)可以通過(guò)所用系統(tǒng)鐘源 20MHz 的分頻產(chǎn)生，其中，慢信號(hào)由漢字信息的多少來(lái)決定，慢信號(hào)每加一，則點(diǎn)陣滾動(dòng)一次，快信號(hào)即為掃描信號(hào)，因 LED 點(diǎn)陣 8 列，則快信號(hào)的取值范圍為 07，快信號(hào)用于控制 LED 點(diǎn)陣上顯示完整漢字信息的穩(wěn)定性，在一秒鐘內(nèi)顯示大于 24 楨就沒(méi)有亮度閃爍現(xiàn)象。 28 （ 2） 采用自上至下（ Top Down）的設(shè)計(jì)方法 所謂自上至下的設(shè)計(jì)方法，就是從系統(tǒng)總體的要求出發(fā)，自上至下地逐步將設(shè)計(jì)內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。該模塊由可編程器件EFP10K10 控制，在設(shè)計(jì)上采用了共 陰極掃描時(shí)驅(qū)動(dòng)方案。 核心部分是具有一定規(guī)模的與陣列和門(mén)陣列，它們產(chǎn)生的與項(xiàng)和或項(xiàng)用以實(shí)現(xiàn)邏輯函數(shù)。當(dāng)一個(gè)模塊需要修改時(shí)，可以打開(kāi)底層文件進(jìn)行修改，修改完畢后打開(kāi)撒謊那個(gè)層文件，按下 file—— project—— set project to current file 菜單就可以非?？旖莸那袚Q當(dāng)前的操作文 件。 以上各部如果出現(xiàn)錯(cuò)誤，可隨時(shí)進(jìn)行設(shè)計(jì)修改，重復(fù)上述過(guò)程直到正確為止。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)完成。 行為描述方式是對(duì)系統(tǒng)模型的描述，其抽象程度比寄存器傳輸描述方式和結(jié)構(gòu)化描述方式更高，在行為描述方式的程序中大量采用算術(shù)運(yùn)算、關(guān)系運(yùn)算、慣性延時(shí)、傳輸延時(shí)等難于進(jìn)行邏輯綜合何不能進(jìn)行 邏輯綜合的 VHDL語(yǔ)句。 VHDL 語(yǔ)言程序設(shè)計(jì)的基本結(jié)構(gòu) 一個(gè)完整的 VHDL 語(yǔ)言程序通常包括實(shí)體（ Entity）、構(gòu)造體（ Architecture）、配置 (Configuration）、包集合 （ Package）和庫(kù)（ Library） 5個(gè)部分，前 4 種是可分別編譯的源設(shè)計(jì)單元。它的出現(xiàn)為電子設(shè)計(jì)自動(dòng)化（ EDA）的普及和推廣奠定了堅(jiān)實(shí)的基礎(chǔ)。 隨著市場(chǎng)需求的增長(zhǎng)，集成工藝水平的可行性以及計(jì)算機(jī)自動(dòng)設(shè) 計(jì)技術(shù)的不斷提高，促使系統(tǒng)集成芯片成為 IC 設(shè)計(jì)的發(fā)展方向，這一發(fā)展趨勢(shì)在如下幾方面： ● 超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米工藝已經(jīng)走向成熟，在一個(gè)芯片上完成系統(tǒng)級(jí)的集成已成為可能。 Xilinx 和 Altera公司已經(jīng)推出了這方面的器件，如 Virtex‖ Pro 系列和 Stratix 系列等。設(shè)計(jì)中，用戶可以借助 EDA 工具將原理圖或硬件描述語(yǔ)言模型映射為響應(yīng)門(mén)陣列 晶體管配置，創(chuàng)建一個(gè)制定金屬互連路徑文件，從而完成門(mén)陣列ASIC 開(kāi)發(fā)。 EDA 技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件方式，即利用硬件描述語(yǔ)言和 EDA 軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。電子設(shè)計(jì)自動(dòng)化的關(guān)鍵技術(shù)之一是要求用形式化的方向來(lái)描述系統(tǒng)的硬件電路，既要用所謂的硬件描述語(yǔ)言來(lái) 描述硬件電路。 FPGA。 關(guān)鍵詞 ：電子設(shè) 計(jì)自動(dòng)化； VHDL 硬件描述 語(yǔ)言 ； MAX+PLUSII；現(xiàn)場(chǎng)可編程邏輯器件； 漢字滾動(dòng)顯示。 課題意義 眾所周知，一方面，電子系統(tǒng)的集成化 ，不僅可以使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可以使系統(tǒng)的可靠性大大提高，因此自集成電路問(wèn)世以來(lái)，電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模化。 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA(Electronic Design Automation)技術(shù)。 門(mén)陣列 ASIC。全定制芯片中，在針對(duì)特定工藝建立的設(shè)計(jì)規(guī)則下，設(shè)計(jì)者對(duì)于電路的設(shè)計(jì)有完全的控制權(quán) ，如線的間隔和晶體管大小的確定。 ● 更大規(guī)模的 FPGA 和 CPLD 器件的不斷推出。但是，它們大多各自針對(duì)特定設(shè)計(jì)領(lǐng)域，沒(méi)有統(tǒng)一的標(biāo)準(zhǔn)，從而使一般用戶難以使用。 此外， VHDL 語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、易于共享和復(fù)用。 在 VHDL 語(yǔ)言中能進(jìn)行并發(fā)處理的語(yǔ)句有： 13 進(jìn)程（ PROCESS）語(yǔ)句； 并發(fā)信號(hào)帶入（ Concurrent Signal Assignment）語(yǔ)句； 并 發(fā)過(guò)程調(diào)用（ Concurrent Procedure Call）語(yǔ)句； 快（ BLOCK）語(yǔ)句。 ROM（只讀存儲(chǔ)器） 15 RAM（隨機(jī)存儲(chǔ)器） FIFO（先進(jìn)先出堆棧） MAX+PLUSⅡ 概述 MAX+PLUSII 是 Atltera 提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境，使用MAX+PLUSII 的設(shè)計(jì)者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。 17 設(shè)計(jì)項(xiàng)目的模擬仿真：通 過(guò)時(shí)序模擬一個(gè)項(xiàng)目的邏輯功能是否達(dá)到實(shí)際要求，模擬允許把項(xiàng)目在編輯到器件之前進(jìn)行全面檢查，已確定它在各種可能的條件下有正確的響應(yīng)。 表 快捷鍵定義表 編號(hào) 意 義 功 能 1 New 新建一個(gè)文件 2 Open 打開(kāi)一個(gè)文件 3 Save 存儲(chǔ)文件 20 4 Print 打印文件 5 Cut 剪切 6 Copy 復(fù)制 7 Paste 粘貼 8 Undo 撤銷(xiāo) 9 Help 幫助 10 Hierarchy display 層次顯示 11 Floorplan editor 管腳分配 12 Compiler 編譯 13 Simulator 仿真 14 Timing analyzer 時(shí)序分析 15 Programmer 下載 16 Project name 項(xiàng)目名稱(chēng) 17 Save as 另存為 18 Set file to current project 打開(kāi)項(xiàng)目下的文件 19 Save and check 存儲(chǔ)并檢查 20 Save and piler 存儲(chǔ)并編譯 21 Save and simulator 存儲(chǔ)并仿真 其中快捷鍵 10 和 14 不常用到，其它都時(shí)常用的操作，各個(gè)操作在菜單下面都可以找到，但是比較費(fèi)時(shí)費(fèi)力，熟練掌握工具包的使用對(duì)快速高 效 設(shè) 計(jì) 非 常 有 用