【正文】 Ids 是很難在電路中實現(xiàn)的，而 IPTAT 電流源卻比較容易實現(xiàn)。 許多電路 系統(tǒng)都至少有三個電流分支，而在本電路中，電流產(chǎn)生模塊和有源負載模塊集成到一個分支上，因此核心電路只有兩個分支。由 MS0、 MS MS MS3 以及電容 C0 構成的啟動電路用來保證電路能進入到正常工作狀態(tài)，并在電路正常工作的同時啟動電路關閉。這些都為設計者帶來了很大的挑戰(zhàn)。 器件工作在亞閾值區(qū)域時， 雖然 工作電流很小， 但是亞閾值電流能夠通過柵極電壓方便的進行控制，因而 有利于進行 低壓、 低功耗的設計。在大多數(shù) CMOS 工藝中，采用 P型襯底，所有 NMOS 都構造在同一襯底上， PMOS 器件則做在 P 襯底上擴散的 N 阱中，因此每個 PMOS 管都保持相互獨立， PMOS 管的這種靈活性在許多電路設計中廣泛使用。 長期穩(wěn)定性（ Long Term Stability） 基準源不僅要具有良好的瞬態(tài)響應，還要在長時間內保持輸出基準的穩(wěn)定。使用 RC 低通濾波器被證明是一種有效降低熱噪聲的方法。 事實上，隨著溫度的變化，三極管的二級效應會使其溫度系數(shù)值發(fā)生略微的變化，因此傳統(tǒng)實現(xiàn)帶隙基準源的正溫度系數(shù)電壓的產(chǎn)生原理并不完美。 （ 3） 電源抑制比大，輸出電壓受供電電源的影響比較小。下面介紹三種基準電壓源 ：掩埋齊納二極管 基準電壓源、 XFET 基準電壓源、 帶隙 基準電壓源等 。另外，通過采用阻值較大的電阻可以降低電路的功耗，然而是以犧牲硅面積 為代價，因此不太適用于 SoC 的設計。 20xx 年以來，有眾多文獻中基準源設計工作在 1 V 以下的電壓 [19][20],雖然許多設計的性能指標和穩(wěn)定性都已達到相當水準，然而 sub1V帶隙基準源的技術仍不算 成熟，工藝成本仍需降低。 20xx 年， Ka Nang Leung 通過在電路中添加高抵抗性的多晶硅電阻構成的溫度補償模塊，使基準源在 2 V 左右的工作電壓下達到 10 ppm/℃的出色的溫度系數(shù)指標。正常工作狀態(tài)下齊納管的電流為幾毫安，而它可以達到 7 V 左右的穩(wěn)定電壓。如今， Intel 最新發(fā)布的處理器 Core M 在僅僅 82 平方毫米的面積上集成了 13 億個晶體管 ,這也是世界上第一款投入商用的基于 14 nm 工藝的處理器。本人完全意識到本聲明的法律結果。 電源抑制比（ PSRR） 在電路工作在直流下為 dB， 低頻 下可達到 dB， 在 1KHz 的時候降到 dB，在 1MHz 的時候也能保持 dB。對于 90 nm 工藝，器件最高可以承受約 1V 左右的電壓，然而，工作在低于 1V（ sub1V）的電路才能迎合日新月異的技術和產(chǎn)品更迭。這是早期工作在亞閾值區(qū)的 CMOS 基準源一次成功的嘗試 [3]。目前高階補償技術包括二階曲率補償技術 [9]、指數(shù)曲線補償技術 [10]、電流相減補償法 [11]、電壓疊加補償法 [12]、VBE 線性化技術 [13]、基于電阻比值的曲線補償法 [14]、基于 ΔVgs 加權補償技術 [15]等。 20xx 年， Luis enrique de 等人設計的電路中沒有使用雙極性晶體管，只有電阻和工作在亞閾值區(qū)的 MOS 管。 本文主要內容如下安排： 第一章是前言，通過查閱相關資料，介紹了本文的選題背景，總結概括了基準源的發(fā)展史、國內外發(fā)展現(xiàn)狀，列舉了本文的主要工作和結構。這項技術已被證明適用于太空作業(yè)以及核能系統(tǒng)中。值得一提的是，集電極電流 IC 大小也同樣與溫度有關，然而為了令理解和分析簡化，在這 里暫時假設 IC 是不隨溫度發(fā)生改變的恒定值。電源抑制比 (PSRR)的單位為分貝 (dB)， 在設計中，我們期望 PSRR 值盡可能大，因為PSRR 值 越大，輸出 基準源 受到電源的影響 就 越小 。 %1 0 0%1 0 0// ???????? ddREFREFdddddd REFREFVV VVVVVV VVS REFdd （ 223） 精度（ Accuracy） 精度是許多電路最重要的性能參數(shù)，基準電壓源電路也不例外。源端和漏端之間有兩個 PN 結，在經(jīng)典的 MOSFET 的電路設計中， MOS 器件所有 PN 結一定要反偏。導致了位于柵極下方的硅表面實現(xiàn)反型所需的電荷量越來越小，閾值電壓也變得越來越小，這種效應被稱作短溝道效應(Shortchannel effects)。 一種傳統(tǒng)的亞閾值 MOSFET 基準源電路工作原理如圖 所示，由前面的分析可知，當 MOS 管工作在亞閾值狀態(tài)下時，其柵源電壓 Vgs 具有負溫度系數(shù)，而熱電壓 VT 具有正的溫度系數(shù)，因此可以結合兩者特性構造與溫度無關的基準電壓源： TGSREF VVV ??? (36) 通過調整系數(shù) α 的值，可以使上式中的 Vref 在一個特定溫度下溫度系數(shù)為 0，由于 Vgs由 MOS 管的偏置電流決定，因此構造一個穩(wěn)定的偏置電流是電路設計的關鍵所在。由于 MOSFET 的閾值電壓 VTH具有負溫度特性，因此 (43)式右端第 一項 (VTH2VTH1)可以充當基準源的負溫度電壓產(chǎn)生部分，第二項可以充當基準源的正溫度電壓產(chǎn)生部分。 0???TVbg (44) 通過研究工作在亞閾值區(qū)的 NMOS 的 IV 特性，可知當漏源電壓 Vds 大于四倍的熱電壓 VT 時，注入電流的公式可以簡 化為： )e xp()1( 2* 13232113TTHTHTHTNNNoxoxoxn V VVVVK KKttCI ??? ???? (45) 公式 (45)中的 μn 是載流子的遷移率， Cox 是單位面積的柵氧化層電容， VT=kBT/q 是熱電壓 (kB 是玻爾茲曼常數(shù)， q 是基本電荷， T 是絕對溫度 )。 圖 基準電壓源 原理圖 4. 工作在亞閾值區(qū)的新型基準電壓源 18 電路基本介紹 工作在亞閾值區(qū)的 MOSFET 電路在低壓、低功耗設計中變得越來越流行。 短溝道效應和窄溝道效應的閾值電壓的變化趨勢由 圖 所示。 MOSFET 器件的有效作用就發(fā)生在柵氧下的襯底區(qū)， 這段區(qū)域也被叫做“ 溝道 ” 。 啟動時間（ Startup Time） 啟動時間是指基準源電路從得到電源電壓的一刻起，直到其輸出電壓達到穩(wěn)定狀態(tài)的那一刻為止，時間一共的長短。原因是，帶隙基準源作為整個電路系統(tǒng)的電壓標尺，一個系統(tǒng)中多個功能模塊都使用帶隙基準源作為其電壓輸入。 又因為 VBE 通常小于 Eg /q， 所以 可以得出 VBE 與 溫度是 負相關 的 。帶隙基準源的原理可由下式進行簡要說明： 0// 211 ?????? ? TVTV ?? （ 21） 式中 V1 和 V2 分別是電路中具有相反溫度系數(shù)的電壓， α1 和 α2 是 選定的系數(shù)。 第三章主要介紹工作在亞閾值區(qū)的 MOSFET 的模型，包括以 p 襯 n 阱 的標準 NMOS 器件 為例介紹 MOS 器件的物理結構；解析 MOS 器件閾值電壓的公式；并對亞閾值區(qū) MOS管的電特性 (I～ V 特性 )以及亞閾值區(qū) MOS 管柵 源電壓 (Vgs)的溫度特性進行簡要介紹。 20xx 年，Shailesh Singh Chouhan 采用 μm 標準 CMOS 工藝，設計了一款運用于低壓差線性穩(wěn)壓器（ LDO）的低功耗基準電壓源，其功耗約 2 μW[8]。 低壓基準源（ Low voltage bandgap reference circuit） 近年來，隨著深亞微米集成電路技術的 不斷發(fā)展下，晶體管越做越小，越做越密，集成電路要求的電源電壓也越來越低。 1993 年， M. Gunawan 設計了一款新型的曲率補償?shù)膸痘鶞试措娐?，供電電壓可以低?1 V，輸出電流約 100 μA，輸出基準電壓約為 200 mV。 基準源發(fā)展史 電壓基準源 (Reference Voltage)是指輸出不隨外界溫度、供電電壓、制造工藝等其他因素改變而發(fā)生變化的電壓源，基準源既可以獨立存在的，也可以集成在具有多功能的電路當中。 仿真結果表明，性能滿足設計指標。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式注明。近 20 年來，集成電路行業(yè)已經(jīng)飛速邁過了大規(guī)模 (LSI)、 超大規(guī)模 (VLSI)、特大規(guī)模 (ULSI)等幾個時代。 1. 前言 2 19 世紀 60 年代，人類發(fā)明了齊納二極管 (Zener Diode)，通常也叫做穩(wěn)壓二極管。自此，工作在亞閾值區(qū) MOS 管的柵 源電壓成為基準源設計方案中負溫度系數(shù)產(chǎn)生模塊的熱門之選。 20xx 年， Piero Malcovati 等人基于亞微米的 BICMOS 工藝 ，在室溫下功耗僅為 92 μW、溫度系數(shù)僅為 ppm/K 的低壓基準電壓源 [17]，電路中簡化了復雜的功放模塊和曲率補償模塊。 通過閱讀大量文獻以及了解低功耗基準源發(fā)展史后，總結出低功耗設計的首選方案是工作在亞閾值區(qū)的 CMOS 電路。 第五章進行總結，概括本文的基本結構和設計結果，并對未來低功耗基準源的發(fā)展提出預想。 Q4R2I2VR EFQ2R1I10VC CIR3Q1Q3 圖 經(jīng)典 Widlar 帶隙基準源 帶隙基準電壓源有別于其他種類基準電壓源的特點有： （ 1） 低溫度系數(shù)，其溫度系數(shù)一般可達 20～ 60 ppm/℃ ，可以在變化的環(huán)境溫度下保持較高的輸出穩(wěn)定性。如圖 所示， 三極管 Q2 與 Q1 雖然工作在同一個電源電壓 VCC 下，但由于 Q2 是由 m 個 Q1 并聯(lián)而成的，因此流過他們的電流密度是不同的，具體表示為： I(Q1)= nI(Q2)。 噪聲（ Noise） 噪聲是大多數(shù)電路都需要考慮的一項性能指標，通?？梢苑譃橥獠吭肼暫蛢炔吭肼?。負載調整率就是反映基準輸出電壓受負載電流的影響大小，負載調整率是衡量基準源好壞的一個主要性能指標。 MOS 器件按種類分可以分為 NMOS 器件 和 PMOS 器件 ；按功能分可以分為增強型 MOS 器件 (Enhancement Mode MOSFET)和耗盡型 MOS 器件 (Depletion Mode MOSFET)。這種效應稱為 “ 亞閾值導電 ” 。 在對電路功耗優(yōu)化的過程中，靜態(tài)電流成為了一個技術瓶頸，減小靜態(tài)電流是延長可攜帶設備電池運行效率的關鍵。推導可得： 4. 工作在亞閾值區(qū)的新型基準電壓源 20 )e xp (3131 ??BoxoxNN kqttKK ??? (49) 電路具體設計 電路原理圖 電路原理圖僅由兩部分構成，分別是啟動電路和基準電源輸出電路。通過仿真可知，設計的基準源擁有較低的溫度系數(shù)以及低頻率下合格的電源抑制比。 3. 工作在亞閾值區(qū)的傳統(tǒng) MOSFET 模型 17 傳統(tǒng)亞閾值 MOSFET 基準源電路模型 根據(jù)之前小節(jié)的分析，可以得 出使用工作在亞閾值區(qū)的 MOSFET 取代過去帶隙基準源設計中的雙極晶體管來構造新型低功耗基準參考源電路是可行的方案。 研究者發(fā)現(xiàn) ， 源端和襯端，漏端和襯端 形成的 PN 結的耗盡層 會 延伸到溝道。 器件整體在 Psub（ P 型襯底）上進行制作，兩個高摻雜濃度區(qū)域 (Heavily Doped Region ，用符號 N+或 P+表示 )上形成源端 (Source，用符號 S 表示 )和漏端 (Drain，用符號 D 表示 )。 2. 基準源的理論分析 13 靈敏度（ Sensitivity） 基準電源的靈敏度，即線調整率。其公式表達式如下所示： )/(10)( 6m inm a x m inm a x CppmTTV VVT me a n ????? (221) (221)中的 Vmax， Vmin 是 基準電壓源在選取的溫度范圍 [Tmin,Tmax]內最大輸出基準電壓值與最小輸出基準電壓值。 雙極性器件的集電極電流可以表達為：