【正文】 rated Circuit， MMIC)是把無源電路、無源組件、有源半導(dǎo)體器件都制作在同一個(gè)半導(dǎo)體芯片上。 低噪聲放大器在任何射頻接收系統(tǒng)中都位于系統(tǒng)的前端，其對射頻接收系統(tǒng)的接收靈敏度和噪聲性能起著決定作用，高性能低噪聲放大器的設(shè)計(jì)與研制的關(guān)鍵是研制具有低噪聲高增益的有源元件。 線寬分配 CMOS 工藝中的電阻 1 ． 3 低噪聲放大器的研究意義和發(fā)展現(xiàn)狀 11 167。 版圖設(shè)計(jì)中的布局 13 167。本文針對模擬電路，論述了版圖設(shè)計(jì)過程，驗(yàn)證方法，以及如何通過合理的布局規(guī)劃，設(shè)計(jì)出高性能、低功耗、低成 本、能實(shí)際可靠工作的芯片版圖。 1． 2 微波單片集成電路的發(fā)展概況 70年代中，隨著微波半導(dǎo)體器件的成熟，工藝加工技術(shù)的改進(jìn)，以及 GaAs 材料設(shè)備的完善，器件成品率提高，使單片微波電路的研究已具備現(xiàn)實(shí)的條件。目 前利 用 HEMTf制作的低噪聲放大器和功率放大器已經(jīng)廣泛應(yīng)用于衛(wèi)星接收系統(tǒng)、電子 雷達(dá)系統(tǒng)和光纖通信系統(tǒng)。 引言 集成電路設(shè)計(jì)是指根據(jù)電路功能和性能的要求．在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則的情況下．盡量減小芯片面積，降低設(shè)計(jì)成本．縮短設(shè)計(jì)周期，以保證全局優(yōu)化，設(shè)計(jì)出滿足要求的集成電路。它幾乎可以完成電子設(shè)計(jì)的方方面面，包括 ASIC設(shè)計(jì)、 FPGA設(shè)計(jì)和 PCB設(shè)計(jì)。程序就按照規(guī)則檢查文件運(yùn)行。 節(jié)省面積的途徑：電源線下面可以畫有器件 ， 節(jié)省面積．?dāng)?shù)字電路版圖主要是要節(jié)省面積 ， 減小面積。設(shè)計(jì)規(guī)則是使他們兩者都滿意的折衷。 制定設(shè)計(jì)規(guī)則包括線寬、間距、覆蓋、面積、露頭和凸頭等規(guī)則，他們分別給出最小線寬、最小間距、最小覆蓋、最小面積、最小露頭和最小凸頭等數(shù)值。 CMOS工藝中的 元 器件 MOS 管和雙極晶體管是構(gòu)成集成電路最主要的器件，但是，要組成一個(gè)完整的電路，電阻、電容和二極管等元件也是必不可少的。 CMOS工藝中的電容 射頻集成電路中的電容主要包括 PN 結(jié)電容、 MOS 電容、 MIM(金屬 電介質(zhì) 金屬 )電容等。 片外貼片和螺旋電感以及鍵合線電感由于其高的 Q 值具有很大的優(yōu)勢。 167。這種噪聲具有寬帶的特性。因此，版圖設(shè)計(jì)中，所有器件的布局方向最后能夠 均一致。為了減小這種不利因素，采用了 質(zhì)心對稱 布局法，將 M M4兩個(gè)管子分別拆成原來寬度一半的兩個(gè)管子，沿對角線放置，如圖 (d)所示。 虛擬 器件法 (Root Device Method) 有時(shí)侯我們會(huì)遇到兩個(gè)或者兩個(gè)以上的而且阻值不同的電阻需要匹配。現(xiàn)有的集成工藝中，它可以降低熱梯度或工藝存在的線性梯度。 電路結(jié) 構(gòu) 如下 圖 11 是此次實(shí)驗(yàn)中所用電路的完整電路原理圖 圖 11 21 本設(shè)計(jì)是在典型共源共柵結(jié)構(gòu)上改進(jìn)而成的，為了解決單端 LNA 對接地的寄生電感非常靈敏的問題，采用了全差分結(jié)構(gòu)，如上圖所示 ，左右是完全對稱的。電流與磁場總是同時(shí)發(fā)生的。為期幾個(gè)月的畢業(yè)設(shè)計(jì)就到了尾聲 ，我所做的課題是低噪聲放大器的版圖設(shè)計(jì)，這個(gè)課題當(dāng)時(shí)覺得很簡單，可后來真正做起來才知道自己的想象和實(shí)際的差距。 Douglas ，《 CMOS Analog Circuit Design（ Second Edition）》 ,電子工業(yè)出版社， [M] [7] Alan Hastings， 模擬電路版圖的藝術(shù) .影印版， 北京清華大學(xué)出版社， [M] 2021 [8] [美 ]塞因特（ Saint， C.）集成電路版圖設(shè)計(jì) ,[M] 2021 年 11 月 28 日 [9] JAN RABEY M． DIGITAL INTEGRATEDCIRCUITS： A DESIGN PERSPECTIVE． Prentice—— Hall IncSimon~Schuster [10] Nigel Horspool,Peter ASIC HANDBOOK ASIC 完備指南（影印版） .北京：清華大學(xué)出版社， 2021. [11] Christopher Saint,Judy Saint,集成電路版圖 掩膜設(shè)計(jì) ,清華大學(xué)出版社。很快 CMOS 集成電路在一些應(yīng)用中代替了雙極集成電路。絕大多數(shù)模擬集成電路至少包含一個(gè)電容，我這次設(shè)計(jì)的電路中包含了很多電容，電容的版圖如圖 3 所示： 圖 3 隨 著高頻集成電路的快速發(fā)展，諸如電感之類的布線特性，都需要進(jìn)行特別的考慮。通過波形分析我們也可以清晰的看到異樣，所以我們要盡可能保證需要匹配的導(dǎo)線長度也要一致。這就是虛擬器件，保證所有器件刻蝕一致，如圖 6所示： 圖 6由虛設(shè)器件保護(hù)中間的器件．避免過度腐蝕 加入虛擬器件的同時(shí)也要保證電阻之間的距離保持一致，這樣一來每一個(gè)電阻所處的環(huán)境已經(jīng)完全 一 致了。使需要匹配的器件所處的光刻環(huán)境一樣，稱之為匹配。考慮到在圓片加工及光刻等工藝過程中沿不同軸向的特性不同，如果按圖 (a)布局，兩個(gè)管子沿不同方向放置，破壞了對稱性，結(jié)果會(huì)產(chǎn)生很大失配。差動(dòng)電路中的不對稱性會(huì)產(chǎn)生輸入?yún)⒖际д{(diào)電壓，因而限制了可檢測的最小信號電平。 閃爍噪聲 (低頻 )：由于晶體表面 不斷產(chǎn)生或整合載流子而產(chǎn)生的噪聲。對于硅工藝，其襯底電阻率通常較低，BiCMOS工藝的電阻率在 10100Ω/cm 之間，標(biāo)準(zhǔn)的 CMOS工藝的電阻率通常低于 1Ω/cm 。 167。 （ 2） 有源區(qū)做電阻 無論 P 還是 N 有源區(qū)都可以做電阻，還可以做成結(jié)構(gòu)性的擴(kuò)散電阻，例如在倆層摻雜區(qū)之間的中間摻雜層，典型的結(jié)構(gòu)是 NPN 中的 P 型區(qū)，這種電阻有稱為溝道電阻。這種方法適合大規(guī)模集成電路的設(shè)計(jì)。當(dāng)然他們也有缺點(diǎn)： (1)線性度只適用于一定的范圍 (比如在 1～ 2 pm之間線性有效 )，當(dāng)超出范圍很 多時(shí)，規(guī)則與 尺寸 的關(guān)系已經(jīng)沒有線性度了。當(dāng)然這些驗(yàn)證 L一 Edit就可以完成。 8 167。從最小模塊開始到完成整個(gè)電路的版圖設(shè)計(jì)，設(shè)計(jì)者需要建立多個(gè)單元 。集成電路版圖設(shè)計(jì)包括數(shù)字電路、模擬電路、標(biāo)準(zhǔn)單元、高頻電路、雙極型和射頻集成電路等的版圖設(shè)計(jì)。這與當(dāng)前移動(dòng)通信終端設(shè)備小型化、 高性能、低成本的要 求一致。 GaAs基材料器件 GaAs基材料的 電子遷移率比 Si的高約 7倍，且飽和漂移速度快，所以 GaAs基比 Si基具有更好的高頻特性，并具有電路損耗小、噪聲低、頻帶寬、功率大和附加效率高等特點(diǎn)。 70年代，隨著微波半導(dǎo)體器件性能提高、成本降低， MIC開始進(jìn)入成熟階 段。 8 167。 軟件介紹 3 167。 3 167。 1 Abstract 6 167。2. 版圖設(shè)計(jì)方法 11 167。 微波集成電路 (Microwave Integrated Circuit， MIC)最早出現(xiàn)在 60年代初期，在此之前，微波電路與設(shè)備都是由波導(dǎo)，同軸線和真空電子器件組成。 1． 3 低噪聲放大器的研究意義和發(fā)展現(xiàn)狀 構(gòu)成移動(dòng)通訊終端整個(gè)射頻系統(tǒng)最主要的組件包括接收器、發(fā)射器、頻率合 成器等三部分。 lnP基材料器件 InP基器件以往均應(yīng)用于軍事上。對于復(fù)雜的版圖設(shè)計(jì)，一般把版圖設(shè)計(jì)分成若干個(gè)子步驟進(jìn)行： 劃分 ： 為了將處理問題的規(guī)模縮小，通常把整個(gè)電路劃分成若干個(gè)模塊。在電路當(dāng)中，哪些功能塊之間要放在比較近的位置。 版圖修改： Label是否正確， label所選的 layer是否正確： Power＆ Gmund連接得有沒有問題；得到的 files是否確實(shí)可靠．檢查 st中器件類型的命名是否符合規(guī)范；認(rèn)真研究 design rule，做好 DRC改錯(cuò)。而對于全定制設(shè)計(jì)模式，目前有 3種 CAD工具服務(wù)于他：幾何圖形的交互圖形編輯、符號法和積木塊自動(dòng)布圖。一種設(shè)計(jì)規(guī)則是直接用 9 微米數(shù)表示最小尺寸。它的解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費(fèi)電子產(chǎn)品以及其他各類型電子產(chǎn)品的設(shè)計(jì)。 2. MOS 集成電路中的無源電阻 （ 1） 多晶硅電阻 在硅柵 MOS 電路中常用多晶硅做電阻。同層金屬電容的一個(gè)重要優(yōu)點(diǎn)是各極板的寄生電容比普通平行板電容要小得多，因?yàn)閷τ谝欢ǖ目傠娙輥碚f，它占據(jù)的芯片面積很少。 所占的面積。 167。減少噪聲的方法主要可以采用給電路加“保護(hù)環(huán)”以及把安靜模塊和噪聲大的模塊遠(yuǎn)離等方式。 質(zhì)心對稱 對于大尺寸的器件，由于工藝實(shí)現(xiàn)時(shí)在水平方向上產(chǎn)生的離子濃度梯度變化將變得明顯，從而影響器件的對稱性，此時(shí)，指狀交叉結(jié)構(gòu)已不能解 決這個(gè)問題。我們希望無論是 CD播放器還是其它音響，它們相搭檔的器件反應(yīng)完全一樣。所以選擇根部器件時(shí)我們不一定 要選擇幾 個(gè)電阻的最大公約數(shù)，因?yàn)檫@樣有可能造成接觸電阻過大，因此一定要選擇中間值作為根器件。這種方法是將需要匹配的兩個(gè)器件一分為二，交叉放置，尤其適用于兩個(gè) MOS器件。 幾乎所有的電流都出現(xiàn)在接觸孔面向電阻本體的內(nèi)邊沿。將導(dǎo)線繞成螺旋形也可帶來另一種好處，這就是在螺旋線中， 每一圈形成的磁場會(huì)與其他圈產(chǎn)生的磁場相互作用，使總的電感比相同長度直導(dǎo)線產(chǎn)生的電感量大。 雖然在答辯時(shí)不是很成功，但是在這次設(shè)計(jì)中我學(xué)到了很多知識，這是我這次設(shè)計(jì)的最值得的收獲。當(dāng)我再設(shè)計(jì)版圖時(shí)，發(fā)現(xiàn)一些問題時(shí)是老師和同學(xué)幫我一起解決。 將本電路圖中的電感畫出的版圖如圖 5 所示。同樣，長條的寬度 稱為電阻版圖上的寬度 W。