【導(dǎo)讀】§1．1微波集成電路的發(fā)展歷史和發(fā)展背景···············3. §1．2微波單片集成電路的發(fā)展概況··················3. §1．3低噪聲放大器的研究意義和發(fā)展現(xiàn)狀···············4. 第二章集成電路版圖設(shè)計(jì)方法與技巧····················6. §集成電路版圖設(shè)計(jì)························6. §布局時注意事項(xiàng)······················8. 第三章低噪聲放大器版圖設(shè)計(jì)·····················10. §CMOS工藝中的電感····················12. §版圖設(shè)計(jì)中的布局·

　　

【正文】 件圍繞一個公共的中心點(diǎn)放置稱為共心布置，如圖 圖 9所示。現(xiàn)有的集成工藝中，它可以降低熱梯度或工藝存在的線性梯度。熱梯度是由芯片上面的一個發(fā)熱點(diǎn)產(chǎn)生的，它會引起其周圍的器件的電氣特性發(fā)生變化。離發(fā)熱點(diǎn)遠(yuǎn)的器件要比離發(fā)熱點(diǎn)近的器件影響要小。共心技術(shù)使熱的梯度影響在器件之間的分布比較均衡。 圖 8圍繞一個公共中心點(diǎn)的布置 19 圖 9共心模式 下的兩個電阻匹配圖 如果我們只有兩個器件需要匹配，就可以采用一種特殊的共心設(shè)計(jì)法，即“四方交叉法”。這種方法是將需要匹配的兩個器件一分為二，交叉放置，尤其適用于兩個 MOS器件。 采用四方交叉法可以進(jìn)一步發(fā)揮共心的技術(shù)優(yōu)勢。 圖 10兩個差分器件需要高度匹配 匹配信號路徑 差分邏輯是模擬電路中常見的結(jié)構(gòu)，是一種需要高度匹配的邏輯電路。對于器件的匹配我們已經(jīng)在上面介紹了很多種方法，真正要實(shí)現(xiàn)電路的匹配效果好，不但要保證器件的匹配，也要充分考慮信號線上面的相互匹配。無論是信號線的長度寬度還是產(chǎn)生的寄生參數(shù) 都是我們必須認(rèn)真考量的。 在差分邏輯中，具有高度匹配的路徑長度和連線導(dǎo)線是關(guān)鍵。我們經(jīng)常在設(shè)計(jì)版圖過程中發(fā)現(xiàn)其中的一條需要與另外一條匹配的信號線被其它的器件或連線擋住了，從而造成兩條線路的長度不同，因此破壞了匹配的要求。通過波形分析我們也可以清晰的看到異樣，所以我們要盡可能保證需要匹配的導(dǎo)線長度也要一致。 盡量采用較大尺寸的器件 大多數(shù)情況下我們都會采用溝道長度較大的模擬器件，但與此同時也會帶來另外一個問題，那就是寄生參數(shù)也會隨之變大，通常我們會盡可能多打一些孔以減少電阻，還有一種方法就是將 W／ L較大的 器件拆分成幾個器件，再加入兩個 DUMMy POLY,保證器件在光刻時的程度一致 。 20 總之 實(shí)現(xiàn)版圖中的匹配，版圖設(shè)計(jì)人員除了需要掌握以上幾種匹配的設(shè)計(jì)方法，與電路設(shè)計(jì)人員的充分交流也十分重要，通過交流，了解設(shè)計(jì)需求，提升 對匹配度的了解，對版圖設(shè)計(jì)會有很大的幫助。 下面是對匹配的要求所做的一個總結(jié)： ●盡量將匹配的器件靠近放置 ●保持器件的方向一致 ●選擇一個中間值作為根部件 ●共心法 ●交叉法 ●采用虛擬器件法 ●對于兩個器件的匹配采用四方交叉法 ●布線產(chǎn)生的寄生參數(shù)也一致 ●使器件寬度一致 167。 電路結(jié) 構(gòu) 如下 圖 11 是此次實(shí)驗(yàn)中所用電路的完整電路原理圖 圖 11 21 本設(shè)計(jì)是在典型共源共柵結(jié)構(gòu)上改進(jìn)而成的，為了解決單端 LNA 對接地的寄生電感非常靈敏的問題，采用了全差分結(jié)構(gòu)，如上圖所示 ，左右是完全對稱的。 167。 版圖的設(shè)計(jì) 在我們進(jìn)行版圖設(shè)計(jì)時， LSW 中可以看到有很好層次的圖案，為了簡單起見，以下僅列出繪制我們這個版圖所需的最少版圖層次。其具體對應(yīng)如下表格： 層次名稱 說明 Nwell N 阱 Active 有源區(qū) Pselect P 型注入掩膜 Nselect N 型注入掩膜 Contact 引線孔，連接金屬與多晶硅 /有源區(qū) Metal1 第一層金屬，用于水平布線，如電源和地 Via 通孔，連接 metal1 和 metal2 Metal2 第二層金屬，用于垂直布線，如信號源的 I/O 口 Text 標(biāo)簽 Poly 多晶硅，做 mos 的柵 圖 1 所示的是一個最簡單的電阻的版圖，包括一個長條狀的阻性材料和兩端的接觸孔。接觸孔 的電阻非常低可以將它下面的材料完全短路掉。 幾乎所有的電流都出現(xiàn)在接觸孔面向電阻本體的內(nèi)邊沿。因此，電阻版圖上的長度 L 等于接觸孔兩個內(nèi)邊沿之間的長度。同樣，長條的寬度 稱為電阻版圖上的寬度 W。 有時候這種最簡單的電阻的版圖并不符合設(shè)計(jì)的要求，我們可以根據(jù)上章講到的內(nèi)容改變電阻版圖的形式，如下圖 2 所示。 22 圖 1 圖 2 電容是用于耦合交流信號、構(gòu)造時基和相移網(wǎng)絡(luò)的一類無源元件。它們是靜電場中 23 儲存能量的體積較大的器件 。集成電路的微小尺寸排除了制造數(shù)百 pF 以上的電容，如此小的容量仍然滿足某些關(guān)鍵的應(yīng)用，特別是在補(bǔ)償反饋回路中。絕大多數(shù)模擬集成電路至少包含一個電容，我這次設(shè)計(jì)的電路中包含了很多電容，電容的版圖如圖 3 所示： 圖 3 隨 著高頻集成電路的快速發(fā)展，諸如電感之類的布線特性，都需要進(jìn)行特別的考慮。對于數(shù)字信號領(lǐng)域而言，這其中的許多考慮都是非常陌生的，因此，可以看到，許多人正著眼于 模擬技術(shù)，以求找到處理高頻電路的工具。 無論何時，只要有電流流過導(dǎo)線，在導(dǎo)線周圍就會產(chǎn)生磁場。同樣，如果在導(dǎo)線附近存在磁場，就會在導(dǎo)線內(nèi)感應(yīng)出電流。電流與磁場總是同時發(fā)生的。在集成電路中，即使導(dǎo)線很細(xì)，在這些導(dǎo)線之間，也會發(fā)生這種感應(yīng)的電路轉(zhuǎn)換。 電感式一種十分有用的電路元器件。但是為了要得到所需要的電感量，導(dǎo)線可能會相當(dāng)長，因此可以通過制作螺旋電感的方 法來節(jié)省空間。螺旋電感的版圖如圖 4 所示。將導(dǎo)線繞成螺旋形也可帶來另一種好處，這就是在螺旋線中， 每一圈形成的磁場會與其他圈產(chǎn)生的磁場相互作用，使總的電感比相同長度直導(dǎo)線產(chǎn)生的電感量大。螺旋電感并不能用帶拐角的傳輸線來建模，而只能作為一個整體來建模。 將本電路圖中的電感畫出的版圖如圖 5 所示。 24 圖 4 圖 5 25 早期的 MOS 工藝僅提供 PMOS 晶體管。但不久這些工藝便被制造增強(qiáng)型和耗盡型 NMOS晶體管的工藝所取代。而對更低的電路消耗和更大的社交靈活性的要求又導(dǎo)致另一種新工藝的產(chǎn)生，這種工藝能夠同時制 造 NMOS 晶體管和 PMOS 晶體管，因而被稱為互補(bǔ)型金屬氧化物半導(dǎo)體（ CMOS）。盡管最初 CMOS 工藝是為了數(shù)字電路設(shè)計(jì)而發(fā)明的，但它也能設(shè)計(jì)許多模擬電路。很快 CMOS 集成電路在一些應(yīng)用中代替了雙極集成電路。 在此次設(shè)計(jì)中，為了達(dá)到要求并減少誤差，我用了 MOS 管的變體結(jié)構(gòu)，分別如圖 6和圖 7，其中圖 6 所示的是多指晶體管的版圖，圖 7 所示的是漏極延伸晶體管的版圖。 圖 6 26 圖 7 根據(jù)我以上提到的各類元件已及畫版圖的規(guī)則、方法、技巧等，我將總的版圖分成幾個模塊，如圖 8 和圖 9 所示。 圖 8 27 圖 9 最后將各模塊合并，并加上外圍的元器件記得到了總的電路的版圖，如 圖 10所示 圖 10 28 總結(jié) 光陰似箭，時光如梭。為期幾個月的畢業(yè)設(shè)計(jì)就到了尾聲 ，我所做的課題是低噪聲放大器的版圖設(shè)計(jì)，這個課題當(dāng)時覺得很簡單，可后來真正做起來才知道自己的想象和實(shí)際的差距。課題很熟悉，但是開發(fā)環(huán)境比較陌生，當(dāng)時就四處奔走，到圖書館借書還有網(wǎng)上查閱資料。由于比較生疏，我看得似懂非懂，最后在劉建老師的幫助下了解了課題的深層次的含義，還學(xué)到了 Candence 軟件的一些簡單操作和應(yīng)用。在老師的幫助下我成功地完成 了整個電路仿真和版圖設(shè)計(jì)，雖然困難重重但是在老師和同學(xué)的幫助下我戰(zhàn)勝了這些困難。當(dāng)我看見那美麗的版圖時，我心里充滿了成功的喜悅，當(dāng)一個一個的困難在老師和同學(xué)的幫助下而煙消云散時，我才發(fā)現(xiàn) 在實(shí)踐中發(fā)現(xiàn)問題解決問題乃是人生一大樂趣，正是因?yàn)閯⒗蠋熀屯瑢W(xué)的幫助，這一樂趣才能持續(xù)。 雖然在答辯時不是很成功，但是在這次設(shè)計(jì)中我學(xué)到了很多知識，這是我這次設(shè)計(jì)的最值得的收獲。 29 致謝 感謝電氣系其他老師和同學(xué)對我的幫助、指導(dǎo)和鼓勵！ 還要感謝所有幫助過我的同學(xué)，當(dāng)我在畫電路圖遇到困難 時是同學(xué)為我指點(diǎn)迷津。當(dāng)我再設(shè)計(jì)版圖時，發(fā)現(xiàn)一些問題時是老師和同學(xué)幫我一起解決。 也感謝學(xué)校為我們提供的條件，寬敞明亮的空調(diào)實(shí)驗(yàn)室，讓我們能安靜舒適的環(huán)境里進(jìn)行設(shè)計(jì)，順利的完成設(shè)計(jì)。同時也感謝食堂為我們提供飯菜。 感謝培育我多年的湖南工程學(xué)院和湖工的老師們！ 特別是劉建老師，我在平時由于不認(rèn)真學(xué)習(xí)，所以對軟件的操作十分生疏，在劉建老師的親切的指導(dǎo)下，我不但完成了畢業(yè)設(shè)計(jì)，還學(xué)到了很多寶貴的知識。在這里我要對劉老師說聲謝謝！ 最后感謝百忙之中抽出時間參加論文評閱和評議的各位專家老師，感謝你們?yōu)閷忛啽疚乃冻龅男?勤勞動和提出的寶貴意見！ 30 參考文獻(xiàn) [1] 廖友春 ， 《 CMOS 寬帶低噪聲放大器的研究與設(shè)計(jì)》，復(fù)旦大學(xué)碩士學(xué)位論文， [J] 2021 [2] 張杰，《低功耗 RF CMOS 低噪聲放大器的設(shè)計(jì)》，安徽大學(xué)碩士學(xué)位論文， [J] 2021 [3] 胡柳林，《 CMOS 低噪聲放大器設(shè)計(jì)與仿真》，哈爾濱工業(yè)大學(xué)碩士學(xué)士論文， [J] 2021 [4] [], 《 The Design OF CMOS RadioFrequency Integrated Circuits(Second Edition)》，電子工業(yè)出版社， [M] 2021 [5] [], 《 RF/Microwave Circuit Design for Wireless Applications》，電子工業(yè)出版社， [M] 2021 [6] []Phillip amp。 Douglas ，《 CMOS Analog Circuit Design（ Second Edition）》 ,電子工業(yè)出版社， [M] [7] Alan Hastings， 模擬電路版圖的藝術(shù) .影印版， 北京清華大學(xué)出版社， [M] 2021 [8] [美 ]塞因特（ Saint， C.）集成電路版圖設(shè)計(jì) ,[M] 2021 年 11 月 28 日 [9] JAN RABEY M． DIGITAL INTEGRATEDCIRCUITS： A DESIGN PERSPECTIVE． Prentice—— Hall IncSimon~Schuster [10] Nigel Horspool,Peter ASIC HANDBOOK ASIC 完備指南（影印版） .北京：清華大學(xué)出版社， 2021. [11] Christopher Saint,Judy Saint,集成電路版圖 掩膜設(shè)計(jì) ,清華大學(xué)出版社。 2021