【正文】 9 1 8 9A D D RR / W A C K B 1 5 B 8 A C KB 7 B 0 A C KS T A R TS C L KS D I NS T O P 圖 42 2 線 IIC 模式時(shí)序 此次設(shè)計(jì)采用 2 線 IIC 模式。在主模式下， LRCIN 和 LRCOUT 信號(hào)由 AIC23B 產(chǎn)生并發(fā)送到 DSP；在從模式下 ，該信號(hào)由 DSP 產(chǎn)生； DIN：串行數(shù)據(jù)輸入（將由 DAC 輸出）； DOUT：串行數(shù)據(jù)輸出（已由 ADC 輸入）； 配置好借口之后就可以將兩個(gè)芯片進(jìn)行硬件連接，如圖 44 所示： C SM O D ER L I N E I NL L I N E I NM I C I NR H P O U TL H P O U TS C L KS D I NB C L KL R C O U TL R C I ND O U TD I NS C LS D AC L K R 0C L K X 0F R 0F X 0D R 0D X 0 圖 44 5509A 與 AIC23 的硬件連接 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 29 5 系統(tǒng)軟件設(shè)計(jì) 此次軟件設(shè)計(jì)采用 TI 公司提供的 CCS 軟件。 AIC23 的控制接口 AIC23 的控制接口有兩種工作模式： 第一種 3 線 SPI 模式： AIC23 的 MODE 引腳接高電平； SDIN 是串行數(shù)據(jù)線； SCLK 是串行數(shù)據(jù)時(shí)鐘； 錯(cuò)誤 !未找到引用源。 AIC23 為主模式時(shí)，該時(shí)鐘有 AIC23 產(chǎn)生并送給安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 23 DSP。 TDI/TDO 為測(cè)試數(shù)據(jù)引腳。開(kāi)關(guān)電源芯片效率達(dá) 90%以上，產(chǎn)生的開(kāi)關(guān)振蕩頻率在幾赫茲到幾百赫茲的范圍，對(duì)系統(tǒng)很有影響。 RCVDD：數(shù)字電源， +，為 RTC 模塊提供電源。復(fù)位時(shí)，此引腳被配置為 。 DX0: McBSP0 數(shù)據(jù)發(fā)送信號(hào)。 ９．測(cè)試和仿真接口（ JTAG） TCK： IEEE 標(biāo)準(zhǔn) 測(cè)試時(shí)鐘輸入引腳。C 雙向數(shù)據(jù)信號(hào)。 第三類(lèi)片內(nèi)外設(shè)類(lèi)引腳 １．通用 I/O 口 GPIO[7:6， 4:0]：可配置為輸入或輸出口；當(dāng)配置為輸出引腳時(shí)，可單獨(dú)配置或復(fù)位；復(fù)位完成后， CPU Bootloader 電路采樣芯片引腳 GPIO[3~0]決定啟動(dòng)方式，以決定程序從何種存儲(chǔ)外設(shè)中啟動(dòng)。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 12 C4：存儲(chǔ)空間 CE0 的 EMIF 片選信號(hào)（ ）或通用輸入輸出口 9（ ）。在控制寄存器進(jìn)行不同的操作，能對(duì)外部輸入的時(shí)鐘頻率進(jìn)行分頻、倍頻和鎖相，為 5509A 的 CPU 及外圍電路提供工作時(shí)鐘。在執(zhí)行流水線階段， CPU 對(duì)讀回的指令進(jìn)行解碼，讀寫(xiě)數(shù)據(jù)并運(yùn)算。 3 條 16 位的數(shù)據(jù)總線和 3 條 24 位的地址總線用于向 CPU 傳輸數(shù)據(jù)，2 條 16 位的數(shù)據(jù)總線和 2 條 24 位的地址總線用于從 CPU 傳輸數(shù)據(jù)。 TMS320VC5509A 的硬件結(jié)構(gòu) TMS320C5000 是 16 位整數(shù) DSP 處理器，目前已有三代產(chǎn)品，即 TMS320C5x、TMS320C54x 和 TMS320C55x。安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 5 DSP 芯片具有高速的數(shù)字信號(hào)處理能力，在許多應(yīng)用中均需要同時(shí)具有智能控制和數(shù)字信號(hào)處理兩種功能。因?yàn)槲㈦娮蛹夹g(shù)的發(fā)展，現(xiàn)代的 DSP 芯片的功能更加豐富，在其內(nèi)部逐漸集成了常用的濾波功能、數(shù)字 /模擬轉(zhuǎn)換功能，形成了 ROM、 RAM 和 DSP 內(nèi)核于一體的模擬混合式 DSP 芯片已有較大的發(fā)展和應(yīng)用。 TMS320C54x 和 TMS320C55x 系列是 TI公司為便攜式消費(fèi)電子產(chǎn)品推出的 16 位定點(diǎn)信號(hào)處理器。 其次認(rèn)識(shí) 音頻編解碼芯片 TLV320AIC23，并將兩塊主要芯片進(jìn)行鏈接，配置。例如，用戶不用先進(jìn)入某個(gè)網(wǎng)址并輸入股票名字或者瀏覽預(yù)定義列表，可以通過(guò)語(yǔ)音命令實(shí)現(xiàn)。以這兩片芯片構(gòu)思電路圖，編寫(xiě)主要程序。 TMS320VC5509A 是 TI公司生產(chǎn)的一款定點(diǎn)數(shù)字信號(hào)處理器，它具有價(jià)格便宜，運(yùn)算速度快，功耗低等特點(diǎn)。隨之而來(lái)對(duì)語(yǔ)音通信的要求也提高，不但要更好地實(shí)時(shí)性，更要很高的清晰度。 因此，語(yǔ)音編碼一直是通信和信號(hào)處理的研究熱點(diǎn)，并其取得了驚人的進(jìn)展 ， 目前在 PC 機(jī)上的語(yǔ)音編碼已經(jīng)趨于成熟，而如何在嵌入式系統(tǒng)中實(shí)時(shí)實(shí)現(xiàn)語(yǔ)音壓縮編碼處理則是近些年來(lái)語(yǔ)音信號(hào)處理領(lǐng)域的研究熱點(diǎn)之一。 語(yǔ)音處理是數(shù)字信號(hào)處理最活躍的研究方向之一 ,它是信息高速公路、多媒體技術(shù)、辦公自動(dòng)化、現(xiàn)代通信及職能系統(tǒng)等新興領(lǐng)域應(yīng)用的核心技術(shù)之一。 TI 的第 三代的 DSP 芯片代號(hào)為 TMS320C3x，有 TMS320C30/31/32，他們也是第一代浮點(diǎn) DSP 芯片。 。 未來(lái)， DSP 技術(shù)的發(fā)展主要集中在以下幾個(gè)方面： 正如之前我們所提及的隨著微電子技術(shù)的發(fā)展各大芯片廠商所推出的 DSP 芯片將朝著更高性能、微功耗，進(jìn)一步強(qiáng)化功能的融合和多種應(yīng)用的拓展。隨著 DSP 處理能力的增強(qiáng)， DSP 系統(tǒng)越來(lái)越復(fù)雜，使得軟件的規(guī)模越來(lái)越大，往往需要運(yùn)行多個(gè)任務(wù)，因此各任務(wù)間的通信、同步等問(wèn)題就變得非常突出。它具有下列特征： ∕數(shù)據(jù)存儲(chǔ)器映射，映射包括可由 24 位地址訪問(wèn)的 16M 字節(jié)的程序空間和可由 23 位地址訪問(wèn)的 8M 字的數(shù)據(jù)空間。 兼容模式支持原來(lái)為 TMS320C54 DSP 編寫(xiě)的代碼。 由于 5509A 的 CPU 內(nèi)部的地址總線為 24 位，所以它的尋址范圍為 16MB，地址從0x000000 到 0xFFFFFF，這 16MB 空間既可作為數(shù)據(jù)空間，又可作為程序空間，這就是所謂的統(tǒng)一編址。這些引腳有 3 種功能： HPI地址線（ [13:0]）、 EMIF 地址總線（ [13:0]）、通用輸入輸出（ [13:0]）。 C13:： SDRAM A10 地址線（ ）或通用輸入輸出口 13（ ）。 ４．定時(shí)器 TIN∕ TOUT0：定時(shí)器 T0 輸入∕輸出。 DN：差分?jǐn)?shù)據(jù)接收∕發(fā)送（負(fù)向）。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 14 １０． McBSP 接口 CLKR0: McBSP0 接收時(shí)鐘信號(hào)。 S13: McBSP1 數(shù)據(jù)發(fā)送信號(hào)或者 MMC∕ SD1 串行時(shí)鐘信號(hào)。 S25: McBSP2 發(fā)送幀同步信號(hào)或者 SD2 數(shù)據(jù)信號(hào) 3。內(nèi)核電源為芯片的內(nèi)部路基提供電壓， VC5509A 取 。 DSPRST 為 DSP 復(fù)位信號(hào)， INT 為 DSP 低電壓報(bào)警信號(hào)。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 20 V D DD Q 0V D D QD Q 1D Q 2V S S QD Q 3D Q 4V D D QD Q 5D Q 6V S S QD Q 7V D DL D Q M/ W E/ C A S/ R A S/ C SB A 0B A 1A 1 0A 0A 1A 2A 3V D DV S SD Q 1 5V S S QD Q 1 4D Q 1 3V D D QD Q 1 2D Q 1 1V S S QD Q 1 0D Q 9V D D QD Q 8V S SN CU D Q MC L KC K EN CA 1 1A 9A 8A 7A 6A 5A 4V S S圖 210 HY57VV641620 與 5509A 的鏈接方式圖 要利用 EMIF 來(lái)使用 SDRAM 還需通過(guò)命令來(lái)控制 。分別用于 AIVC23 與 5509A 之間的控制鏈接和它們之間的數(shù)據(jù)傳輸。緊接著是兩個(gè) 8 位的數(shù)據(jù)塊。 AIC23 的數(shù)據(jù)接口 主要介紹與 TI 公司的 DSP 產(chǎn)品中的 McBSP 相兼容的 DSP 模式。 TLV320AIC23 內(nèi)部共有 11 個(gè)控制寄存器，用于設(shè)置其不同的工作方式 ，如表所示： 表 32 TLV320AIC23 映射的儲(chǔ)存器 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 24 地址 寄存器 0000000 左線性輸入聲道音量控制 0000001 右線性輸入聲道音量控制 0000010 左耳機(jī)輸出聲道音量控制 0000011 右耳機(jī)輸出聲道音量控制 0000100 模擬音頻通道控制 0000101 數(shù)字音頻通道控制 0000110 電源控制 0000111 數(shù)字音頻接口格式 0001000 采樣率控制 0001001 數(shù)字接口激活 0001111 復(fù)位接 口寄存器 AIC23 模擬端口 AICA23 需要模擬端口進(jìn)行人機(jī)互動(dòng)。 TLV320AIC23 是便攜數(shù)字音頻播放和錄音設(shè)備的理想模擬輸入 /輸出芯片，其主要的特點(diǎn)有： 90 dB 信噪比 A/D 轉(zhuǎn)換器 (采樣頻率 48 kHz)； 100 dB 信噪比 D/A 轉(zhuǎn)換器 (采樣頻率 48 kHz)； ～ V 數(shù)字內(nèi)核供電，和 TI 公司 DSP 內(nèi)核供電電壓 兼容； ～ V 緩沖和模擬供電； 8～ 96 kHz 采樣速率； 能直接和 TI 的 McBSP 相連； I2C 兼容協(xié)議只需要一個(gè) McBSP 為 A/D 和 D/A 進(jìn)行通信； A/D 轉(zhuǎn)換器有多個(gè)輸入，可以是立體聲道或麥克風(fēng)； 高效率的耳機(jī)放大器。如圖 27 所示： M RV C CG N DP F 1R E S TR E S TN CP F OD S P R TI N TR 31 0 KM A X 7 0 8 S 復(fù) 位 電 路3 . 3 V3 . 3 V5 VR 1 1 0 KR 2 4 0 KC 1 0 . 1 u F 圖 27 MAX708S 復(fù)位電路 也可以采用簡(jiǎn)單的手動(dòng)復(fù)位電路，如下圖 28 所示 ： 1 0 u F1 0 K3 . 3 VD S PR E S E T 圖 28 手動(dòng)復(fù)位電路 ４． JTAG 接口 要對(duì) DSP 芯片進(jìn)行操作測(cè)試需要用的 JTAG 接口。內(nèi)核電源所消耗的電流取決于 CPU的激活度，外設(shè)下號(hào)的電流取決于正在工作的威懾機(jī)器速度。 第四類(lèi)電源引腳 CVDD：數(shù)字電源， +，為 CPU 內(nèi)核提供電源。 S14: McBSP1 發(fā)送時(shí)鐘信號(hào)或者 MMC∕ SD1 數(shù)據(jù)信號(hào) 0。 DR0: McBSP0 數(shù)據(jù)接收信號(hào)。 PU：上拉輸出。當(dāng)作為輸入時(shí)， TIN∕ TOUT0 為內(nèi)部定時(shí)器模塊提供時(shí)鐘。 第二類(lèi)初始化、中斷和復(fù)位引腳 INT[4:0]:外部中斷請(qǐng)求信號(hào)，屬于為可屏蔽中斷，并且可由 中斷使能寄存（ IER）和中斷方式位屏蔽。這些引腳有兩種功能： EMIF數(shù)據(jù)總線（ [15:0]）、 HPI 數(shù)據(jù)總線 ([15:0])。每一個(gè)空間都有一個(gè)片選使能信號(hào) CEn，用來(lái)選中被訪問(wèn)的空間。相應(yīng)的屬于 C55x 的 TMS320VC5509A 的 CPU 內(nèi)部總線由一條讀指令地址總線（ 24 位），一條讀指令數(shù)據(jù)總線（ 32 位），三條讀數(shù)據(jù)地址總線（ 24 位），三條讀數(shù)據(jù)數(shù)據(jù)總線（ 16 位），兩條寫(xiě)數(shù)據(jù)地址總線（ 24 位）組成，兩條寫(xiě)數(shù)據(jù)數(shù)據(jù)總線（ 16 位）。 16 位和 32 位出棧、壓棧操作的軟件堆棧。 的并行處理結(jié)構(gòu)。具體來(lái)說(shuō)， DSP 芯片的研究與發(fā)展更多的體現(xiàn)在以下幾大方面。 。TMS320C31S 是 TMS320C30 的改進(jìn)型，它在原來(lái) TMS320C30 的基礎(chǔ)上去掉了一些一般用戶不用的部分，降低了成本，是性價(jià)比較高的一款產(chǎn)品。一個(gè)完備的語(yǔ)音信號(hào)處理系統(tǒng)不但要具有語(yǔ)音信號(hào)的采集和回放功能 , 還要能夠進(jìn)行復(fù)雜的語(yǔ)音信號(hào)分析和處理。今天的個(gè)人手持設(shè)備語(yǔ)音大多時(shí)候僅僅局限于語(yǔ)音 撥號(hào)，但是已經(jīng)出現(xiàn)了適用于更廣泛開(kāi)發(fā)語(yǔ)音識(shí)別和文本到語(yǔ)音應(yīng)用的技術(shù)。 隨著社會(huì)的不斷發(fā)展，教育事業(yè)也隨之改革，對(duì)于身處在高等教育的我來(lái)說(shuō)感觸很深。而數(shù)字化技術(shù)的不斷發(fā)展、成熟與完善，為發(fā)展新一代的數(shù)字語(yǔ)音采集、處理與分析系統(tǒng)奠定了有利基礎(chǔ)。 基于我所學(xué)的關(guān)于單片機(jī)和 DSP 芯片的基礎(chǔ)理論，我選擇了這個(gè)課題《 基于 DSP的數(shù)字音頻 回放系統(tǒng) 研究》。其他潛在的語(yǔ)音應(yīng)用包括如下幾個(gè)方面： 1．信息檢索。近年來(lái)，隨著 DSP的功能日益增強(qiáng)，性能價(jià)格比不斷上升，開(kāi)發(fā)手段不斷改進(jìn)，DSP在數(shù)據(jù)采集系統(tǒng)的應(yīng)用也在不斷完善。 第五代 DSP 芯片 TMS320C5x/54x是在 TMS320C1x和 TMS320C2x之后的又一款定點(diǎn) DSP 處理器。自誕生之日起，伴隨著微電子技術(shù)的發(fā)展， DSP 的指令周期從單條指令 25ns 發(fā)展到多條指令 6ns，與之相對(duì)應(yīng)的是 運(yùn)算速度從 40MIPS 提高到了 1G FLOPS以上。 和微控制器的融合。 。 。采用兩段分離的流水線，第一段為指令流水線，第二段為執(zhí)行流水線。 5509A 內(nèi)部集成了時(shí)鐘發(fā)生器。 C2： EMIF 異步存儲(chǔ)器寫(xiě)選通（ ）或 HPI 讀∕寫(xiě)（ ∕ W）。使 DSP