【正文】 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 28 賦 頻 率 顯 示 區(qū) 首 地 址 7 0 H 給 R 0無 效 數(shù) 字 0 消 隱 處 理賦 相 位 差 顯 緩 區(qū) 首 地 址 7 8 H 給 R 0查 表 求 斷 碼查 表 串 行 顯 示待 顯 示 數(shù) 據(jù) 送 完 了 ？2 F H . 0 = 0 ?入 口出 口NYNY 圖 411 顯示程序流程圖 鍵盤程序流程 為了完成以上功能，電路中還必須有必要的輔助設(shè)計(jì)，即需要設(shè)計(jì)一個(gè)按鍵子程序來完成人為的有選擇的控制 LED 數(shù)碼管顯示的內(nèi)容（顯示頻率或相位差）。老師淵博的知識(shí)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)作風(fēng)、誨人不倦的教育情懷和對(duì)事業(yè)的忠誠(chéng)，都將使我受益終身。 入 口裝 入 被 除 數(shù) 1 0 0 0 0 0 0 0 和 除 數(shù) T 到 內(nèi) 存做 除 法 1 0 0 0 0 0 0 0 / T 二 進(jìn) 制 數(shù) 據(jù) 轉(zhuǎn) 換 為 壓 縮 B C D 碼壓 縮 B C D 碼 轉(zhuǎn) 換 為 單 字 節(jié) B C D 碼把 數(shù) 據(jù) 存 入 到 顯 示 緩 沖 區(qū) 7 0 H 7 6 H出 口 圖 49 計(jì)算頻率的流程圖 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 27 計(jì)算相位差流程 因?yàn)?A 、 B 兩路信號(hào)是同頻率，不同相位的正弦波信號(hào)，所以經(jīng)過整形電路整形后得到頻率相同、時(shí)間上不重合的兩路信號(hào) 。 FPGA 和 MCU 之間的數(shù)據(jù)傳輸是通過 19 根 I/O 口線輸送的。它們都是 19 位的二進(jìn)制數(shù)據(jù)，時(shí)間單位為 S。由時(shí)序圖可以看出 ， FPGA 在待測(cè)信號(hào)的兩個(gè)響鈴的周期內(nèi)獲取一次數(shù)據(jù)，在待測(cè)輸入信號(hào)的第一個(gè)周期內(nèi)完成數(shù)據(jù)采集，并在后接的下一個(gè)待測(cè)輸入信號(hào)的在周期內(nèi)完成數(shù)據(jù)傳輸送以及清零，在設(shè)計(jì)時(shí)，我采用了同步信號(hào)來實(shí)現(xiàn)同步清零和同步數(shù)據(jù)傳送，這樣可以增強(qiáng) 系統(tǒng)的抗干擾能力，提高系統(tǒng)的穩(wěn)定性和可靠性。作為通用 I/O 口時(shí)，功能與 P1口相同，常用第二功能，作為第二功能使用時(shí)，各位的作用如表 32所示。其中晶振可選用振蕩頻率為 12MHZ 的石英晶體，電容器一般選用 30PF 左右。 表 31 引腳端口對(duì)應(yīng)關(guān)系 P0 口 AT89C51 FPGA 引腳名稱 P28 P53 P55 P57 P59 P61 P62 P82 FPGA 引腳號(hào) PIN28 PIN53 PIN55 PIN57 PIN59 PIN61 PIN62 PIN82 引腳定義 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 P2 口 AT89C51 FPGA 引腳名稱 P130 P128 P126 P124 P100 IO38 IO36 IO34 FPGA 引腳號(hào) PIN130 PIN128 PIN126 PIN124 PIN100 PIN83 PIN77 PIN75 引腳定義 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 P1 口 AT89C51 FPGA 引腳名稱 P31 P54 P56 P58 NC P60 FPGA 引腳號(hào) PIN31 PIN54 PIN56 PIN58 空端口 PIN60 引腳定義 DATA16 DATA17 DATA18 RSEL 無 EN CLKa CLKb FPGA 適配板 FEN DSEL CLK A T 8 9 C 5 1 AIN BIN 40MHZ 石英晶體多諧振蕩器 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 17 基于 MCU 的 數(shù)據(jù)處理模塊 設(shè)計(jì) 這部分電路由單片機(jī)、晶振電路、按鍵電路等組成。 基于 FPGA 的 數(shù)據(jù)采集模塊 設(shè)計(jì) 設(shè)計(jì)中，我們選擇的是 Altera 公司的 FPGA，芯片型號(hào)為 EPF10K10LC844。 所以，我們最終采用 以 FPGA 和 MCU 相結(jié)合的設(shè)計(jì)方案 。在采用以 MCU 為核心的設(shè)計(jì)相 位測(cè)量?jī)x時(shí)，令單片機(jī)的外接晶振為 12MHZ，則定時(shí)器 /計(jì)數(shù)器 的計(jì)數(shù)誤差為正負(fù)一個(gè)機(jī)器周期 ，即 177。 整形電路 整形電路 FPGA MCU 顯示 待測(cè)信號(hào) 1 待測(cè)信號(hào) 2 A B XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 10 相位差對(duì)應(yīng)的時(shí)間差 ?T 的測(cè)量跟頻率測(cè)量的方法類似，不過閘門控制信號(hào)為 BA? 的高電平寬度，則有 ?TfN ?02 / （ 26） 因?yàn)橄辔徊畹慕^對(duì)誤差 ??? 2? ，而 FPGA 在測(cè)量 ?T 時(shí)有一個(gè)字的誤差，對(duì)待測(cè)信號(hào)頻率 kHzf 20? 而言，有 sT ?? 503602 ??? （ 27） 可以得到 sT ?? ? ，這就是說， FPGA 在采集相位差對(duì)應(yīng)的時(shí)間差 ?T 時(shí)，至少要能分辨出 s? 的時(shí)間間隔。 再設(shè)計(jì) MCU 的軟件時(shí)，系統(tǒng)要連續(xù) 3次測(cè)量時(shí)間差和周期，每一次測(cè)量時(shí)間差和周期占用 兩個(gè)待測(cè)信號(hào)周期 T的時(shí)間。 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 5 鑒相器 整 形 電 路 整 形 電 路M C U— —I N T i 鍵 盤顯 示待 測(cè) 信 號(hào) 1 待 測(cè) 信 號(hào) 2 ⅠⅡ圖 21 以 MCU 為核心的相位測(cè)量?jī)x的原理框圖 兩路待測(cè)信號(hào) 經(jīng) 電路整形后變成了矩形波信號(hào) Ⅰ 、 Ⅱ ，而且 Ⅰ 和 Ⅱ 是同頻率但不同相位的矩形波。 其設(shè)計(jì) 示意圖如圖 11所示。而數(shù)字化測(cè)量技術(shù)則已經(jīng)成為數(shù)字化制造技XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 2 術(shù)的一個(gè)不可或缺的關(guān)鍵組成部分，采用適度先進(jìn)的信息化數(shù)字測(cè)量技術(shù)和產(chǎn)品來迅速提升我國(guó)裝備制造業(yè)水平，是當(dāng)前一個(gè)重要的發(fā)展方向。 存檔日期： 存檔編號(hào)： 本科生畢業(yè)設(shè)計(jì)（論文） 論 文 題 目： 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 學(xué) 院： 電氣工程及自動(dòng)化學(xué)院 專 業(yè)： 電氣工程及其自動(dòng)化 XX 大學(xué)教務(wù)處印制 I 摘 要 隨著社會(huì)和歷史的不斷進(jìn)步， 相位測(cè)量技術(shù)廣泛應(yīng)用于國(guó)防、科研、生產(chǎn)等各個(gè)領(lǐng)域，對(duì)相位測(cè)量的要求也逐步向 高精度、高智能化方向發(fā)展，在低頻范圍內(nèi)，數(shù)字式 相位測(cè)量?jī)x 因其高精度的測(cè)量分辨率以及高度的智能化、直觀化的特點(diǎn)得到越來越廣泛的應(yīng)用。 傳統(tǒng)的測(cè)量方法很多，有示波器測(cè)量法， 可變延遲法，基于數(shù)據(jù)采集板的相位測(cè)量新方法， 將相位差轉(zhuǎn)化為時(shí)間間隔法，電壓測(cè)量法，示零法等。 圖 11 相位測(cè)量?jī)x示意圖 該 設(shè)計(jì) 要滿足的要求有： 頻率范圍： 20HZ— 20KHZ、 相位測(cè)量?jī)x的輸入阻抗≥ 100ΚΩ 、允許兩路輸入正弦信號(hào)峰 峰值可分別在 1V— 5V 范圍內(nèi)變化 、 相位測(cè)量絕對(duì)誤差 ≤ 2176。 MCU 對(duì)信號(hào)頻率的測(cè)量可以采用直接測(cè)量頻率法和測(cè)量周期法。 MCU 在處理數(shù)據(jù)（數(shù)字濾波、計(jì)算、數(shù)據(jù)顯示、鍵盤處理）期間，使用軟件停止定時(shí)器工作。為了兼顧 MCU 計(jì)算的方便和時(shí)標(biāo)信號(hào)獲得的方便，我們采用的是 sT ? ? ，即 MHzf 100 ? 的時(shí)鐘脈沖作為 時(shí)標(biāo)信號(hào)。 1μ S 。 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 13 3 系統(tǒng) 硬件設(shè)計(jì) 本設(shè)計(jì) 采用 FPGA 和 MCU 相結(jié)合的方案來完成低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)。本設(shè)計(jì)充分利用了 FPGA 可編程資源多、速度快、口線多、實(shí)時(shí)采樣性好等特點(diǎn)。 該電路充分地利用了 單片機(jī) 的 較強(qiáng)的 運(yùn)算 能力和 控制能力 ：使用單片機(jī)的 P0口、 P2 口以及 、 、 接受 FPGA 發(fā)送過來的對(duì)應(yīng)的被測(cè)輸入信號(hào)的周期和相位差的 19 位二進(jìn)制數(shù)據(jù)，并且在單片機(jī)內(nèi)部完 成對(duì)這 19位二進(jìn)制數(shù)據(jù)的處理和相關(guān)運(yùn)算。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 11 M a y 20 12 S he e t of F i l e : D : \ P r ot e l _9 9 _S E _c n\ E xa m pl e s \ M yD e s i gn 1 .dd b D r a w n B y :C130 P FC230 P FCR12 M H ZA T 89 C 5 1X1X2GND 圖 34 片內(nèi)震蕩電路輸出端 綜上所述， MCU 的 電路圖如圖 35所示。 表 32 P3 口 的 復(fù)用功能 端口引腳 復(fù)用功能 RXD：串行輸入口 TXD：串行輸出口 0INT （外部中斷 0 中斷請(qǐng)求 輸入端） 1INT （外部中斷 1 中斷請(qǐng)求輸入端） T0（定時(shí)器 0 的外部輸入） T1（定時(shí)器 1 的外部輸入） WR （外部數(shù)據(jù)存儲(chǔ)器寫選通） RD（外部數(shù)據(jù)存儲(chǔ)器 讀 選通） XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU 的相位測(cè)量?jī)x的設(shè)計(jì) 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 11 M a y 20 12 S he e t of F i l e : D : \ P r ot e l _9 9 _S E _c n\ E xa m pl e s \ M yD e s i gn 1 .dd b D r a w n B y :C130 P FC230 P FCR12 M H ZGNDR1R2C22 μ FSV C CGNDS1S2GND39 D 038 D 137 D 236 D 335 D 434 D 533 D 632 D 721 A 822 A 923 A 1024 A 1125 A 1226 A 1327 A 1428 A 1510 R X D11 T X D30 A L E123456789R P 2 10 k Ω 8123456789J3123456789J1V C CV C CV C C10 k Ω 810 k Ω 8D S E LT e x tP 00P 01P 02P 03P 04P 05P 06P 07P 20P 21P 22P 23P 24P 25P 26P 27R X DT X DA L E / PP S E NP 10P 11P 12P 13P 14P 15P 16P 17I N T 1I N T 2T1T0 E A / V PX1X2R E S E T R D W DA T 89 C 5 1P P X1X2U1 圖 35 MCU 電 路圖 顯示模塊 設(shè)計(jì) 在單片機(jī)系