【正文】 擇主要考慮的因素：存儲(chǔ)容量、存儲(chǔ)速度、價(jià)格和功耗。 由于 USB 市場(chǎng)被業(yè)界廣泛看好，國際上很多大的半導(dǎo)體廠商都爭(zhēng)先推出各自的 USB 接口解決方案，歸納起來可分為兩種：一種是采用 普通單片機(jī)加上USB 專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基礎(chǔ)上擴(kuò)展了 USB 功能。 圖 22 TMS321F2812 的功能框圖 本系統(tǒng)選用 TMS329F2812 作為主處理器主要基于以下幾點(diǎn)考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有 ADC 模塊和片內(nèi)的大容量xx 大學(xué)學(xué)士學(xué)位論文 9 FLASH 方便系統(tǒng)實(shí)現(xiàn)、降低成本；有著較多的 I/O 可以靈活的配置，多達(dá) 56個(gè)可配置通用目的 I/O 引腳，可以很方便的實(shí)現(xiàn)系統(tǒng)對(duì) USB 接口時(shí)序控制。在一 般計(jì)算機(jī)上，算術(shù)邏輯單遠(yuǎn)（ ALU）只能完成倆個(gè)操作數(shù)的加、減法及邏輯運(yùn)算，而乘法（或除法）則由加法和移位來實(shí)現(xiàn)。 DSP 與單片機(jī)、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。 xx 大學(xué)學(xué)士學(xué)位論文 4 第四章介紹了系統(tǒng)的軟件流程圖，并分成 DSP 設(shè)計(jì)和 USB 設(shè)計(jì)倆大部分對(duì)系統(tǒng)的軟件實(shí)現(xiàn)方案進(jìn)行了分析，并對(duì) DSP 初始化以及 DSP 和 USB 的接口軟件設(shè)計(jì)進(jìn)行了詳細(xì)的論述。有的系統(tǒng)的輸入 信號(hào)本身就是一個(gè)數(shù)字信號(hào)，顯然不必再進(jìn)行模數(shù)變換了。隨著計(jì)算機(jī)和信息產(chǎn)業(yè)的告訴發(fā)展，特別是數(shù)字信號(hào)處理器的誕生與快速發(fā)展，使各種數(shù)字信號(hào)處理算法得以實(shí)施實(shí)現(xiàn)，使得數(shù)字信號(hào)處理學(xué)科在理論和方法上都獲得了迅速發(fā)展。系統(tǒng)選用 USB 作為和上位機(jī)通信的接口，實(shí)現(xiàn)處理數(shù)據(jù)的上傳以及上位機(jī)對(duì) DSP 的控制。 由于本文所用的核心處理器 TMS320F2812 上電順序與其它 DSP 不同， CPU核先上電 I/O 外設(shè)后上電，針對(duì)這一問題，本文給出了一種電源供電設(shè)計(jì)方案，解決了上電順序的問題?，F(xiàn)在生產(chǎn)的 PC幾乎都配備了 USB 接口， Microsoft 的 Window9 NT 以及 Linux、 FreeBSD 等流行操作都增加了對(duì) USB 的支持。當(dāng)然， DSP 系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個(gè)需要反復(fù)進(jìn)行 的過程，雖然通過算法模擬基本上可以知道實(shí)時(shí)系統(tǒng)的性能，但實(shí)際上模擬環(huán)境不可能做到與實(shí)時(shí)系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實(shí)時(shí)系統(tǒng)時(shí)必須考慮算法是否能夠?qū)崟r(shí)運(yùn)行的問題。這是一款 32 位 DSP 芯片，它的體系結(jié)構(gòu)是專為實(shí)時(shí)控制及實(shí)時(shí)信號(hào)處理而設(shè)計(jì)，其所配置的 片內(nèi)外設(shè)為本系統(tǒng)提供了一個(gè)理想的解決方案。隨著信息技術(shù)的不斷發(fā)展 DSP 必將得到更加廣泛的應(yīng)用。隨著微電子技術(shù)的發(fā)展以近 RISC 設(shè)計(jì)思想在DSP 芯片設(shè)計(jì)和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進(jìn)一步縮短。模數(shù)轉(zhuǎn)換單元的模擬電路包括前向模擬多路復(fù)用開關(guān) (MUXs)、采樣 /保持 (S/H)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強(qiáng)型 8051微控制器）和一個(gè)通用可編程 GPIF 接口（ General Programmable Interface，GPIF） [13]。 綜合系統(tǒng)需求和上述要點(diǎn)，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。 ADS8364 的 6 個(gè)模擬輸入分為三組（ A、 B 和C），每個(gè)輸入端都有一個(gè) ADC 保持信號(hào)來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換 [21]。 ADC 模塊主要包括以下特點(diǎn)： 1． 12 位模數(shù)轉(zhuǎn)換模塊 ADC。 如圖 34 DSP 的電源供電電路。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設(shè)置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時(shí)鐘輸入 CLKIN=（ OSCCLK ） /2，可驗(yàn)證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。復(fù)位程序引導(dǎo)（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應(yīng)用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。將固化程序到 Flash 存儲(chǔ)器后，在上電運(yùn)行時(shí)實(shí)現(xiàn)程序搬移到內(nèi)部存儲(chǔ)器中，提高了系統(tǒng)的執(zhí)行效率。在這種方式下，同一個(gè)存儲(chǔ)器可被連到倆個(gè)區(qū)或者可用外部解碼邏輯來區(qū)分這倆個(gè)區(qū)。 F2812 芯片內(nèi)部有一個(gè) Boot ROM 存儲(chǔ)器，它是掩模型片內(nèi)存儲(chǔ)器，并在出廠時(shí)固化了 Boot Loader 軟件。 2．禁止帶電插拔 JTAG 接頭。當(dāng) F2812 芯片的 160 管腳 XRS接地時(shí)，也起到復(fù)位的功效。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低了系統(tǒng)的效率。 S/W：軟件立即啟動(dòng)（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個(gè)事件源可以 啟動(dòng)轉(zhuǎn)換）； EVB：事件管理器 B（ EVB 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； 外部引腳： ADCSOC 引腳。 xx 大學(xué)學(xué)士學(xué)位論文 13 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :D V ddI O P 4I O P A 2I O P A 3E A 12E A 13E A 14E A 15I S I E E X T _/ I N T 1M C L K XA D X _R S T ( M F S X )D 0~ D 15V s sC1T M S 320 F 2812W R FDB V ddH O L D AH O L D BH O L D CA0A1A2C S E O C C L KR E S E TD A T A 0~ D A T A 15R D B G N DADDB Y T EC2A D S 83648: 1O E + 圖 31 DSP 和 ADS8364 接口電路 采用 F2812 自帶的 ADC 模塊 TMS320F2812 自帶的 ADC 模塊是一個(gè) 12 位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和 B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通道模塊。這里選用 16 位并行輸出的 A/D 轉(zhuǎn)換芯片 ADS8364， ADS8364 與 TMS320F2812的接口電路如圖 31 所示 ADS8364 的特點(diǎn) 是片選信號(hào) CS、輸入時(shí)鐘 CLK、數(shù)據(jù)輸入及控制信號(hào)均可以和 TMS320F2812 直接連接。當(dāng)片內(nèi)存儲(chǔ)器不夠用時(shí)，有必要 采用告訴可讀寫的片外存儲(chǔ)器景泰 RAM（ SRAM）， SRAM 與 DSP 連接簡(jiǎn)單，能被 DSP 全速訪問 [16]。使其成為 PC 機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。 7． 工作環(huán)境溫度： 40~85 攝式度。硬件乘法器功能是 DSP 實(shí)現(xiàn)快速運(yùn)算的重要保障。 微處理器的選型 目前 的微處理器分為通用處理器、單片機(jī)和 DSP 三大類。 第三章介紹了采集處理系統(tǒng)的硬件電路設(shè)計(jì)，包括 DSP 電源電路、 AD 轉(zhuǎn)換模塊、時(shí)鐘電路、復(fù)位電路、 JTAG 接口、 DSP 外部擴(kuò)展存儲(chǔ)器的接口電路以及 DSP 和 USB 的接口電路等。例如語音識(shí)別系統(tǒng)在輸出端并不是模擬信號(hào)而是識(shí)別結(jié)果，如數(shù)字、文字等。 數(shù)字信號(hào)處理器 (DSP)是一種特別適合于各種數(shù)字信號(hào)處理運(yùn)算的微處理器，也是嵌入式處理器的一種．通常，嵌入式處理器包括微處理器、微控制器、數(shù)字信號(hào)處理器和單片機(jī)等。這款 DSP 有豐富的片內(nèi)外設(shè)，用它作為處理器進(jìn)行電路設(shè)計(jì)，可以使電路結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單，成 本低廉、開發(fā)周期較短。由于需要采集處理的圖像數(shù)據(jù)量較大， F2812 內(nèi)部的存儲(chǔ)資源無法滿足要求，本文結(jié)合 DSP 芯片存儲(chǔ)結(jié)構(gòu)的特點(diǎn)，給出了擴(kuò)展片外存儲(chǔ)器的接口設(shè)計(jì)方案。與其他通信接口比較， USB 接口的最大特點(diǎn)是易于使用，這也是 USB 的主要設(shè)計(jì)目標(biāo)。如果算法運(yùn)算太大不能在硬件上實(shí)時(shí)運(yùn)行，則必須重新修改過簡(jiǎn)化算法。其中它的通用 12 位 16 通路 A/D 電路、定時(shí)器、脈寬調(diào)制PWM 電路、捕捉器、光電編碼器、串行通信接口、看門夠等片內(nèi)外設(shè)為 DSP應(yīng)用于智能測(cè)控、電機(jī)控制、電力電子技術(shù)等領(lǐng)域提供了豐富的資源。通用 DSP 芯片一般具有如下主要特點(diǎn) [810]： 1． 多總線結(jié)構(gòu)。 DSP 的選型主要考慮處理速度、功耗、程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的容量、片內(nèi)的資源，如定時(shí)器的數(shù)量、 I/O 口的數(shù)量、中斷數(shù)量、 DMA 通道數(shù)等。模數(shù)轉(zhuǎn)換單元的數(shù)字電路包括可變成轉(zhuǎn)換序列器、結(jié)果寄存器、與模擬電路的接口、與芯片的外設(shè)總線的接口以及其他片上模塊的接口。集成的 USB 收發(fā)器通過 USB 電纜 D+和 D— 的連接到主機(jī)，串行接口引擎進(jìn)行數(shù)據(jù)的編碼和解碼、完成錯(cuò)誤檢驗(yàn)、位填充和其他 USB 需要的信號(hào)級(jí)任務(wù) [1415]。該芯片是 512K 16bit 的告訴 CMOS 靜態(tài)存儲(chǔ)器，存取速度為 12ns，采用 供電。 ADS8364 模數(shù)轉(zhuǎn)器中的 6 個(gè) 16 位 AD 準(zhǔn)換通道可以成對(duì)同步工作。 2．兩個(gè)采樣和保持器（ S/H）。 F2812 芯片需要 I/O（ ）先上電，內(nèi)核（ ）后上電，這與 TI 其它型號(hào) DSP 的上電次序不同，因此在電源電路 的設(shè)計(jì)中要格外注意。 在設(shè)計(jì)時(shí)鐘電路和設(shè)置時(shí)鐘倍頻時(shí)，要注意切忌倍頻系數(shù)與外部時(shí)鐘源頻率的乘積大于 F2812 的最高主頻 150MHz，否則芯片將不能正常工作。需要注意的是，當(dāng)器件復(fù)位時(shí)，總是從向量表中獲取復(fù)位向量。 F2812 芯片的 CPU 并不包含任何存儲(chǔ)器，但是可以通過多總線訪問芯片內(nèi)部或外部擴(kuò) 展的存儲(chǔ)器。 5 個(gè)區(qū)中每一個(gè)區(qū)還可以用指定的等待 狀態(tài)數(shù)、選通信號(hào)建立和保持時(shí)間進(jìn)行編程。在本文設(shè)計(jì)的系統(tǒng)中將 H0 映射到程序區(qū)， M0、 M1 和 H0 的一部分映射到數(shù)據(jù)區(qū)。 在保證電路設(shè)計(jì)正確的前提下，還要注意以下幾點(diǎn)： 1．要求安裝仿真器的計(jì)算機(jī)與 DSP 應(yīng)用系統(tǒng)可靠共地。剛剛給芯片上電時(shí)， F2812芯片處于復(fù)位狀態(tài)。此外選擇 +5V 電源時(shí)，要注意電源的質(zhì)量。 8． 多個(gè)觸發(fā)器發(fā)源啟動(dòng) ADC 轉(zhuǎn)換（ SOC）。因此，為了得到最大 的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個(gè)轉(zhuǎn)換周期進(jìn)行。 采用 ADS8364 作采集芯片 如果系統(tǒng) 要求模數(shù)轉(zhuǎn)換器的分辨率保證 12 位以上的話， F2812 芯片內(nèi)置的12 位 A/D 轉(zhuǎn)換模塊無法滿足系統(tǒng)分析的要求，那么必須外接 A/D 轉(zhuǎn)換芯片。一個(gè)獨(dú)立系統(tǒng)必須有 EPROM 或 Flash 等非易性存儲(chǔ)器來存放程序、初始化數(shù)據(jù)等?；?USB 的高速數(shù)據(jù)傳輸充分利用 USB 總線的上述優(yōu)點(diǎn)，有效結(jié)局了傳統(tǒng)總線傳輸?shù)娜毕荨? 6． 功耗低； 128 位的安全密碼。 3． 專用硬件乘法器。所以在滿足系統(tǒng)要求的前提下，在器件選擇方面盡可能減少系統(tǒng)資源的冗余，提高系統(tǒng)的集成度。 第二章從全局出發(fā)探討了基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計(jì)方案，闡述了系統(tǒng)的工作原理，并根據(jù)系統(tǒng)的目標(biāo)要求對(duì)核心處理器及外圍器件的選型進(jìn)行了分析。圖 11 給出的 DSP 應(yīng)用系統(tǒng)模型是一個(gè)典型的模型，并不是所有的 DSP 系統(tǒng)都必須具有模型中的所有部件。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計(jì)算機(jī)技術(shù)的普及，告訴數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來越多的場(chǎng)合 ,如通信、雷達(dá)、生物醫(yī)學(xué)、機(jī)器人 和 語音等領(lǐng)域。 本文設(shè)計(jì)的數(shù)據(jù)采集處理系統(tǒng)采用 TMS320F2812 作為核心處理器完成對(duì)模擬信號(hào)的 采集 和 處理。 此外，本文還給出了系統(tǒng)的主要流程圖，并詳細(xì)敘述了系統(tǒng)的軟件設(shè)計(jì)和實(shí)現(xiàn)過程，包括系統(tǒng)的初始化，數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換模塊，數(shù)據(jù)處理算法， 數(shù)據(jù)通信及代碼優(yōu)化等。作為一種高速總線接口， USB 適用于多種設(shè)備，如數(shù)碼相機(jī)、 MP播放機(jī)、高速數(shù)據(jù)采