【正文】 上的電荷將通過(guò)按鈕串聯(lián)的電阻 R53 放走，使電容 C 上的壓降為 0， XRS為低電平，系統(tǒng)復(fù)位器件終止運(yùn)行， PC 指向地址 0x3FFFC0；當(dāng)按鈕松開(kāi)時(shí)， 的電壓對(duì)電容 C 充電，充電完成后， XRS置為高電平，復(fù)位結(jié)束，實(shí)現(xiàn)了手動(dòng)復(fù)位，程序從 PC 所指出的位置開(kāi)始運(yùn)行，復(fù) 位電路的電阻不恩能夠太大，否則電流達(dá)不到要求，復(fù)位失敗。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 320 F 2812C130p FC230p FC122p FC222p F30M H z 24H M zX T A L I NX T A L O U TC Y 7C 680 13xx 大學(xué)學(xué)士學(xué)位論文 19 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :R11KR210KS?S W 1C1 27μ F+ GNDR E S E T X R S 680 13281 2 圖 36 系統(tǒng)的復(fù)位電路 JTAG 電路設(shè)計(jì) 同單片機(jī)的應(yīng)用系統(tǒng)一樣，一個(gè)完成的 DSP 應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過(guò) PC 調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。 xx 大學(xué)學(xué)士學(xué)位論文 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :T M S1T D I3+ 5T D O7T C K911E M U 013T R S T24681012E M U 114J A T GC1 FR1R3R2GND+ C C 圖 37 JTAG 接口電路設(shè)計(jì) F2812 與存儲(chǔ)器的接口設(shè)計(jì) 對(duì) DSP 內(nèi)部存儲(chǔ)器資源進(jìn)行必要的了解后，才能正確地利用它的強(qiáng)大功能。每個(gè)空間的長(zhǎng)度都是 1K 字，其中 M0 映射到 0x00 0000~0x00 03FF 空間， M1 映射到到0x00 0400~0x00 07FF 空間。用戶可以選擇從內(nèi)部 FLASH 存儲(chǔ)器引導(dǎo)程序，也可以根據(jù)需 要建立自己的引導(dǎo)程序，使用 Zone7 空間進(jìn)行程序引導(dǎo)，將程序存放在外部空間。 下面是 XMP/MC 信號(hào)對(duì) XINTF 的影響： 復(fù)位時(shí)， XMP/MC。 2． F2812 的外部存儲(chǔ)空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個(gè)固定的存儲(chǔ)映像區(qū)域，每個(gè)外部接口 XINTF 區(qū)都有一個(gè)片選信號(hào)，用于訪問(wèn)某一個(gè)特定的區(qū)域。M0 和 M1 同時(shí)映射到程序和數(shù)據(jù)空間，所以 M0 和 M1 既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。 F2812 存儲(chǔ)資源分配情況 1． F2812 的外部存儲(chǔ)空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲(chǔ)器，使用片內(nèi)存儲(chǔ)器有三個(gè)優(yōu)點(diǎn)：高速執(zhí)行（不需要等待）、低開(kāi)銷(xiāo)、低功耗，充分利用內(nèi)部存儲(chǔ)器可以使 DSP系統(tǒng)的整體性能達(dá)到最佳。仿真器提供與主機(jī)通信的 JTAG 口，主機(jī)與目標(biāo) DSP 通信是通過(guò) JTAG接口來(lái)完成的，這種連接方式對(duì) DSP 目標(biāo)系統(tǒng)的實(shí)時(shí)性能沒(méi)有太大的影響，片上仿真硬件提供以下功能 [16]： 1． 運(yùn)行、停止或復(fù)位 DSP 芯片； 2． 將代碼和數(shù)據(jù)加載到 DSP 芯片中； 3． 檢查硬件指令或數(shù)據(jù)相關(guān)的斷點(diǎn)； 4． 各種計(jì)算功能，包括精確到指令周期的剖切（ Profile）功能； 5． 提供主機(jī)和目標(biāo)系統(tǒng)間的實(shí)時(shí)數(shù)據(jù)交換。 當(dāng)復(fù)位信號(hào)被確認(rèn)后， F2812 的處理器進(jìn)入了一個(gè)確定的狀態(tài)。 XTALIN 和XTALOUT 分別為晶振的輸入和輸出引腳，分別與晶振相連，同時(shí)，晶振的兩個(gè)引腳分別通過(guò)一個(gè) 22pF 的負(fù)載電容接地。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。此芯片是一種雙輸出穩(wěn)壓器，也可分別為 DSP 提供 和 的電壓輸出， 和 電壓輸出間隔較小，可近似認(rèn)為同時(shí)上電，在 F2812 為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護(hù) DSP 的目標(biāo)出發(fā)，選用兩片電源芯片來(lái) 嚴(yán)格上電順序，可延長(zhǎng)系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。 12． 采樣保持（ S/H）獲取時(shí)間窗具有單獨(dú)的預(yù)分頻控制。每個(gè)轉(zhuǎn)換可以編程選擇 16 個(gè)輸入通道中的一個(gè)，排序器可以作為兩個(gè)獨(dú)立的 8 位狀態(tài)排序器或者一個(gè) 16 位狀態(tài)排序器（即雙級(jí)聯(lián) 8 狀態(tài)排序器）。在級(jí)聯(lián)的模式下，自動(dòng)排序器將變成 16 通道，對(duì)于每個(gè)通道而言，一旦 ADC 轉(zhuǎn)換完成，將會(huì)把轉(zhuǎn)換結(jié)果存儲(chǔ)到結(jié)果寄存器（ ADCRESULT）中。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳的輸出將保持半個(gè)時(shí)鐘周期的低電平。 ADS8364采用 +5V 工作電壓，并帶有 80dB 共模抑制的全差分輸入通道以及 6 個(gè)模數(shù)轉(zhuǎn)換器、 6 個(gè)差分采樣放大器。 xx 大學(xué)學(xué)士學(xué)位論文 12 第 3章 系統(tǒng)的硬件設(shè)計(jì) 系統(tǒng)的前端數(shù)據(jù)采集 在系統(tǒng)的前端 AD 采集模塊中，我們?cè)O(shè)計(jì)了兩種方案。存儲(chǔ)器的價(jià)格主要由兩個(gè)方面決定，一是存儲(chǔ)本身的價(jià)格，而是存儲(chǔ)器模塊中附加電路的價(jià)格，后一類價(jià)格也叫固定開(kāi)銷(xiāo)，因?yàn)閷?duì)不同容量的模塊，這種價(jià)格幾乎是一樣的。 存儲(chǔ)器的選型 根據(jù) 存儲(chǔ)器能否直接與 DSP 交換信息來(lái)區(qū)分，可分為外部存儲(chǔ)器和內(nèi)部存儲(chǔ)器。其中前兩種屬于專 用的 USB 接口芯片，使用時(shí)需外接微控制器；而后兩者xx 大學(xué)學(xué)士學(xué)位論文 10 屬于內(nèi)嵌通用微控制器的 USB 控制芯片?，F(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)傳輸?shù)囊笕找嫣岣撸笥泻芨叩膫鬏斔俾屎蛡鬏斁?，而現(xiàn)在通用的傳輸總線，如 PCI 總線或 ISA 總線，存在以下缺點(diǎn)：安裝麻煩、價(jià)格昂貴；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；在一些 電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)，無(wú)法專門(mén)對(duì)其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。 本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款 DSP 的片上自帶的模數(shù)轉(zhuǎn)換模塊 (ADC)。 2． 高性能 32 位 CPU，哈佛總線結(jié)構(gòu)， 4MB 的程序 /數(shù)據(jù)尋址空間。 CMOS 技術(shù)、先進(jìn)的工藝及集成電路的優(yōu)化設(shè)計(jì)、工作電壓的下降（ 5V， ， ），使得 DSP 芯片的主頻不斷提高。 xx 大學(xué)學(xué)士學(xué)位論文 7 2． 指令系統(tǒng)的流水線操作。 DSP 芯片也稱數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速的實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。該系統(tǒng)完全可以滿足信號(hào)采集處理對(duì)高精度及實(shí)時(shí)性的要求，由于系統(tǒng)的數(shù)據(jù)量較大，因此需要一種高速的數(shù)據(jù)傳輸方式，而 總線傳輸速度快，能達(dá)到480Mbit/s 的速度，滿足了本系統(tǒng)數(shù)據(jù)傳輸?shù)男枰?。它通過(guò)傳感器部分將光學(xué)標(biāo)記信號(hào)轉(zhuǎn)化為電信號(hào)，再通過(guò)數(shù)據(jù)采集部分將電信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，并由數(shù)字信號(hào)處理部分進(jìn)行相應(yīng)的處理，根據(jù)采集到的數(shù)據(jù)結(jié)果來(lái)控制設(shè)備進(jìn)行相應(yīng)的運(yùn)動(dòng)，并且將采集處理后的結(jié)果傳誦到計(jì)算機(jī)系統(tǒng)。 3． 根據(jù)課題需求和 DSP 芯片的硬件特點(diǎn)提出基于 DSP 的數(shù)據(jù)采集 處理系統(tǒng)的總體設(shè)計(jì)方案。如圖 12 是 DSP 系統(tǒng)設(shè)計(jì)的一般方法。如圖 11 所示為一個(gè)典型的 DSP 系統(tǒng)框圖 [4][6]。而在計(jì)算機(jī)接口技術(shù)方面，通用串行總線（ Universal Sraial Bus,簡(jiǎn)稱 USB）近幾年得到了長(zhǎng)足的發(fā)展。USB xx 大學(xué)學(xué)士學(xué)位論文 III 目錄 摘要 ............................................................................................................................... I Abstract ........................................................................................................................ II 第 1 章 緒論 ................................................................................................................ 1 課題提出的背景和意義 ................................................................................... 1 DSP 系統(tǒng)的構(gòu)成及設(shè)計(jì)過(guò)程 ............................................................................ 2 課題研究的內(nèi)容 ............................................................................................... 3 論文的章節(jié)安排 ............................................................................................... 3 第 2 章 系統(tǒng)的實(shí)現(xiàn)方案 ............................................................................................ 5 采集處理系統(tǒng)分析 ........................................................................................... 5 系統(tǒng)的器件選型 ............................................................................................... 6 微處理器的選型 ........................................................................................ 6 串型接口的選型 ........................................................................................ 9 存儲(chǔ)器的選型 .......................................................................................... 10 其他器件的選型 ...................................................................................... 10 本章小結(jié) ..........................................................................................................11 第 3 章 系統(tǒng)的硬件設(shè)計(jì) .......................................................................................... 12 系統(tǒng)的前端數(shù)據(jù)采集 ..................................................................................... 12 采用 ADS8364 作采集芯片 ............