【正文】 上式可列出真值表為原碼輸出Y0=I1　 　 根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與或式變換為與門類型對(duì)應(yīng)的最簡(jiǎn)式。 根據(jù)給定邏輯圖 寫出輸出邏輯式 ，并進(jìn)行必要的化簡(jiǎn)列真值表分析邏輯功能EXIT[例 ] 分析下圖所示邏輯 電路的功能。 組合電路的組成特點(diǎn)： 　　由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。這種功能的電路稱為全加器。EXIT　　半加器電路能用與非門實(shí)現(xiàn)嗎？用與非門實(shí)現(xiàn)的半加器電路為AiBi SiCi1 iii BAC =iiiiiBABAS+=iiiiii ABABBA .=　　此式雖非最簡(jiǎn)，但這樣可利用 Ci 中的信號(hào) Ai Bi ， 省去實(shí)現(xiàn) Ai 和 Bi 的兩個(gè)非門，從而使整體電路最簡(jiǎn)。又稱 十進(jìn)制編碼器 。實(shí)物圖片 EXIT01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸　　　　出輸　　入CT74LS138 真值表允許譯碼器工作禁止譯碼 Y7 ~ Y0 由輸入二進(jìn)制碼 A A A0 的取值決定。 STA不用，應(yīng)接有效電平 1 。 主要缺點(diǎn)：工作電流大，每字段工作電流約 10 mA ?！?數(shù)據(jù)選擇器和數(shù)據(jù)分配器 EXITD0YD1D2D34 選 1 數(shù)據(jù)選擇器工作示意圖A1 A0一、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用 數(shù)據(jù)選擇器 : 根據(jù)地址碼的要求，從多路輸入信號(hào)中 選擇其中一路輸出的電路 .又稱多路選擇器 (Multiplexer，簡(jiǎn)稱 MUX)或多路開關(guān)。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式，　　當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接 將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端 。各位運(yùn)算并行進(jìn)行。1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設(shè)計(jì)4. 接入濾波電容消除冒險(xiǎn)的方法：EXIT組合邏輯電路指 任一時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的取值組合，而與電路原有狀態(tài)無關(guān) 的電路。數(shù)值比較器 用于比較兩個(gè)二進(jìn)制數(shù)的大小。數(shù)據(jù)選擇器的作用 是 根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出?！　∵壿嬮T因輸入端的 競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生 不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱為冒險(xiǎn)。1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸　入AiBiSiCiCO∑CICi1EXIT (二 ) 多位加法器 實(shí)現(xiàn)多位加法運(yùn)算的電路　　其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。 輸出哪一路數(shù)據(jù)由地址碼 A1 A0 決定 。EXIT4 線 7 段譯碼器 /驅(qū)動(dòng)器 CC14547真值表消隱000000001111消隱000000001111消隱000000010111消隱000000000111消隱000000011011消隱0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隱00000000YgYfYeYdYcYbYa ABCDBI數(shù)字顯示輸 出輸 入4 線 7 段譯碼器 /驅(qū)動(dòng)器 CC14547的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱消隱消隱消隱消隱消隱消隱允許數(shù)碼顯示偽碼　　相應(yīng)端口輸出有效電平 1，使顯示相應(yīng)數(shù)字。它們由七段可發(fā)光的字段組合而成。并令 A2 = Ai， A1 = Bi， A0 = Ci1。 　　將表示特定意義信息的二進(jìn)制代碼翻譯出來。I3ABEXIT(3)根據(jù)輸出邏輯式畫邏輯圖YABCY =AC熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式。 了解組合邏輯電路的特點(diǎn)與描述方法。 　　 A、 B、 C 三個(gè)輸入變量中，有奇數(shù)個(gè) 1時(shí)，輸出為 1，否則輸出為 0。解： (1)分析設(shè)計(jì)要求，列出真值表　　設(shè) A、 B、 C 同意提案時(shí)取值為 1，不同意時(shí)取值為 0； Y 表示表決結(jié)果，提案通過則取值為 1，否則取值為 0。I5 　 譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。解： (1)分析設(shè)計(jì)要求，列出真值表設(shè)被加數(shù)為 Ai ，加數(shù)為 Bi ，低位進(jìn)位數(shù)為 Ci1 。4 線 10 線譯碼器CT74LS42邏輯示意圖Y1Y0 Y3Y4Y2 Y5Y6Y7Y8Y9A0 A1 A2CT74LS42A3EXIT111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸 出輸 入十進(jìn)制數(shù)4 線 10 線譯碼器 CT74LS42 真值表偽碼EXITYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3a數(shù)碼顯示器bcdef gbcdefgabcdefga四、數(shù)碼顯示譯碼器 　　將輸入的 BCD 碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。 當(dāng)外加電壓斷開后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。EXIT111100011011010000101110000100110000 0000011Y1D01D11D21D3A0A11ST輸出輸　　　入 CC14539 數(shù)據(jù)選擇器 1 真值表1D01D11D21D3使能端低電平有效數(shù)據(jù)選擇器 2 的邏輯功能同理。它只將兩個(gè) 1 位二進(jìn)制數(shù)相加，而不考慮低位來的進(jìn)位。EXIT主要要求： 了解競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因和消除措施。競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生尖峰干擾脈沖的現(xiàn)象，稱為 冒險(xiǎn) 。 相加結(jié)果讀數(shù)為 C3S3S2S1S0和數(shù)進(jìn)位數(shù)EXIT超前進(jìn)位加法器舉例： CT74LS283相加結(jié)果讀數(shù)為 C3S3S2S1S0 4 位二進(jìn)制加數(shù) B 輸入端 4 位二進(jìn)制加數(shù) A 輸入端低位片進(jìn)位輸入端本位和輸出端