【正文】 ule, a ROM, an LED plot array module, crossover module。 本設(shè)計 由掃描控制模塊、只讀存儲器 ROM 和 FPGA 外面的 LED 點陣顯示模塊、分頻模塊 構(gòu)成。據(jù)不完全統(tǒng)計，至 1998 年底，年度銷售總額在 1000 萬元以上的企業(yè)有 20 多家，其銷售總額達 6 億元左右，占行業(yè)市場總額的 85%以上。盡管這種方案有單片機軟件的支持較為靈活，但是由于受硬件資源的限制，未來對設(shè)計的變更和升級，總是難以避免要付出較多研發(fā)經(jīng)費和較長投放市場周期的代 價?？删幊踢壿嬆K CLB是實現(xiàn)邏輯功能的 基本單元，它們通常規(guī)則的排列成一個陣列，散布于整個芯片；可編程輸入 /輸出模塊（ IOB）主要完成芯片上的邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編程互連資源包括各種長度的連接線段和一些可編程連接開關(guān)，它們將各個 CLB之間或 CLB、 IOB之間以及 IOB之間連接起來，構(gòu)成特定功能的電路。在圖形的方式下定義好各個工作狀態(tài)，然后在各個狀態(tài)上輸入轉(zhuǎn)換條件以及相應(yīng)的輸入輸出，最后生成 HDL語言描述，送去綜合軟件綜合到可編程邏輯器件的內(nèi)部?？梢栽O(shè)計一些比較復(fù)雜的算法來控制這個數(shù)組，使設(shè)計的系統(tǒng)不但可以滾動顯示漢字，還可以擴展一些其它的顯示效果。系統(tǒng)利用 FPGA 內(nèi)部的物理資源，將只讀存儲器 ROM 和主要功能模塊設(shè)計在 FPGA 內(nèi)部。該狀態(tài)持續(xù)約 毫秒后 ， 就接著進行下一行的掃描。high1)then flag_scan=39。 Clkk： OUT STD_LOGIC)。 本設(shè)計可以選擇 2048 16 的結(jié)構(gòu) ， 用來構(gòu)成一個能保存 128 個漢字的只讀存儲器 ROM。 ； USE IEEE。 WHEN “0100000011”=DOUT=”11111111”。 值的注意的是譯碼器的輸入采用了寄存器鎖存輸出，這是為了消除毛刺。 Clkk： OUT STD_LOGIC)。 THEN Y=a。 他熱情細致的教導(dǎo)和一絲不茍的敬業(yè)精神給了我很大的支持，是我在這次以及以后學(xué)習(xí)過程中的榜樣，在我的心中留下了深深的烙印，給了我很大的啟發(fā)。 以上點陣字符顯示系統(tǒng)在開發(fā)軟件 MAX+plusⅡ 上經(jīng) 仿真驗證無誤 。 Y: OUT STD_LOGIC)。該電路的仿真結(jié)果如圖 所示。 該電路主要包含有一個計數(shù)器模塊和一個譯碼輸出模塊，該電路是通過計數(shù)器模塊實現(xiàn)分頻的。 WHEN “0011111101”=DOUT=”11111111”。 type array_2 is array(0 to L_SZ)of std_logic_vector(15 downto 0)； constant ledsj： array_2： =( (0010000000000000)， (0010001111111111)， ?? ?? (0010001000000000)， (0000000000000000))； 兩種方案存儲漢字信息，以及輸出數(shù)據(jù)驅(qū)動 LED 點陣的原理和相差不大，第一種方案是利用了 FPGA 芯片中的嵌入式數(shù)組塊，可以生成大容量的 ROM 來存儲較多的漢字信息。 Flex10k10 中共有 3 個嵌入式數(shù)組塊 (EAB)， 每塊大小均為 2k，可構(gòu)成 2048 1， 1024 2， 512 4， 256 8 等 4 種類型 RAM/ROM 中的任意一種。顯然 x 累加的速度決定了漢字的滾動速度。 ARCHITECTURE CORN_ARC OF sc IS BEGIN process(reset_n， clk_scan) 掃 描信 號 的 輸 出 begin if(reset_n=39。以這種方式將若干個漢字的數(shù)據(jù)貯存在存貯器內(nèi) ， 就完成了圖像數(shù)據(jù)庫的建立工作。它在設(shè)計 人口方面能接受符合人們思維習(xí)慣的高級硬件描述語言 (如 VHDL)和原來人們已經(jīng)習(xí)慣的邏輯圖輸人。圖 為該方案的原理圖。有的軟件 3種輸入方法都支持，如 ActiveHDL。這些優(yōu)點使得 CPLA/FPGA技術(shù)在 20世紀(jì) 90年代以后得 到飛速的發(fā)展，同時也大大推動了EDA軟件和硬件描述語言 HDL的進步。 通過 863計劃等科技計劃的支持，我國已經(jīng)初步形成從外延片生產(chǎn)、芯片制備、器件封裝集成應(yīng)用比較完整的產(chǎn)業(yè)鏈，現(xiàn)在全國從事半導(dǎo)體 LED 器件及照明系統(tǒng)規(guī)模生產(chǎn)的企業(yè)有 400 多家， LED 器件封裝在國際市場上已占有相當(dāng)大的份額。目前，本土 LED 顯示屏生產(chǎn)企業(yè)除供應(yīng)國內(nèi)需求外，還不斷把產(chǎn)品出口到國外市場。 盡管目前 LED 顯示屏的應(yīng)用范圍越來越廣 ， 但是在應(yīng)用中也暴露出一些新的問題 ， 如每臺 LED 文字顯示屏需要一臺計算機控制等。s integration rate and the stability. Keywords: VHDL, EDA, lattice LED III 目 錄 摘 要 .............................................................................................................................I Abstract ......................................................................................................................... II 目 錄 .......................................................................................................................... III 1 緒論 ......................................................................................................................... 1 研究背景 .............................................................................................................. 1 研究目的 .............................................................................................................. 3 2 方案設(shè)計 ................................................................................................................. 4 FPGA 的介紹 ....................................................................................................... 4 基于 FPGA設(shè)計的方案論證 .................................................................................... 5 系統(tǒng)結(jié)構(gòu)設(shè)計 .......................................................................................................... 7 系統(tǒng)的結(jié)構(gòu) ..................................................................................................... 7 FPGA 的頂層設(shè)計 ............................................................................................ 8 3 子模塊的設(shè)計 ............................................................................................................ 9 掃描控制模塊 ......................................................................................................... 9 點陣原理 .................................................................................................. 9 漢字的存儲 ............................................................................................... 10 漢字的顯示 ............................................................................................... 11 滾動速度的控制 ........................................................................................ 14 存儲模塊 .................................................................................................... 15 LPM_ROM來實現(xiàn) ............................................................... 15 FPGA內(nèi)部的邏輯單元設(shè)計一個 ROM ........................................................ 18 存儲器的源程序及仿真： ........................................................................... 18 分頻電路模塊 .................................................................................................... 20 解決毛刺 ...................................................................................................... 20 ......................................