【正文】 39。 ENTITY mux21 IS PORT (a,b,s: IN STD_LOGIC。 END PROCESS。在以后的設計中 ,爭取把這個問題解決掉 。最后，向論文評審專家、學院的所有老師表示真誠的感謝，謝謝大家。在畢業(yè)設計乃至整個本科學習期間，焦老師不僅傳授給我科學的研究方 法以及扎實的專業(yè)技能，而且更為重要的是她嚴謹?shù)闹螌W精神和認真的學術態(tài)度將使我終身受益，在此請允許我向她致以最誠摯的謝意。在本次設計中 ,因為用的大部分都 是集成芯片 , 由于其集成性 ,所以對設計者和使用者沒多大技術要求，采用的 設計語言 VHDL 具有可移植性 ,所以這個集成模塊能移植到多種 芯片 中。 ELSE Y=b。 多路選擇器源程序 及仿真 ： LIBRARY IEEE。 END fen2。本設計就是使用這種方法。多輸入的組合邏輯電路中，默寫輸入信號在理想情況下應該同時發(fā)生變化，但由于延遲路徑不同造成這些輸入信號發(fā)生變化的時間有微小差別（門延遲時間量級），這是得到的是輸出信號就會有毛刺，這些毛刺有可能會給下一級電路帶來，使得整個系統(tǒng)運行不穩(wěn)定。 END PROCESS。 WHEN “0100010001”=DOUT=”11111110”。 WHEN “0011100001”=DOUT=”11111010”。 ； USE IEEE。數(shù)組的下標對映 ROM 的地址。在 FPGA 中建立片內(nèi)只讀存儲器 ROM， 是通過使用美國 Altera 公司的 EDA 工具軟件 QuartusII， 并調(diào)用其中的參數(shù)化組件 LPM_ROM 來實現(xiàn)的。 n 的范圍為 0~7 代表了漢字的不同的滾動速度。 END fen2。通過這個“滑窗”每次能“看到” 32 個存儲單元（ 2 個漢字長度）的信息。139。 addr: OUT_STD_LOGIC(7 DOWNTO 0)。當完成了一 次 32 行的掃描后，也就完成了一幀畫面的顯示。第一步是獲得數(shù)據(jù)并保存 ， 即在存貯器中建立漢字數(shù)據(jù)庫。充分顯示了 EDA技術設計的靈活性，同時也大大提高了系統(tǒng)的集成度和穩(wěn)定性。 FPGA 的頂層設計 將上述的掃描控制模塊和只讀存儲器 ROM 在 MAXPLUSII 的圖形編輯器中以圖 的關系構成 頂層設計，并編譯下載到 FPGA 中，再按照圖 所示的系統(tǒng)結構關系構成整個系統(tǒng)，即完成了一個基于 FPGA 的 LED 點陣顯示系統(tǒng)的全部設計。但是方 案二中對數(shù)組的處理部分對 FPGA 芯片的資源消耗太 大， 所以最終選擇方案一。 圖 點陣顯示控制器結構 框圖 7 方案二： VHDL 程序設計的是硬件，他和編程語言的最大區(qū)別是它可以“并發(fā)執(zhí)行”。由于狀態(tài)機到 HDL語言有一種標準的對應描述方式，所以這種輸入方式最后所能達到的工作速度和芯片利用率主要取決于綜合軟件；波形描述方式是基于真值表的一種圖形輸入方式，直接描述輸入與輸出的波形關系。用這種方式描述的項目最后所能達到的性能與設計人員的水平、經(jīng)驗以及綜合軟件有很大的關系。 一般說來，一個比較大的完整的項目應該采用層次化的描述方法：分為幾個較大的模塊，定義好各功能模塊之間的接口，然后各個模塊再細分去具體實現(xiàn)，這就是 TOP DOWN（自頂向下）的設計方法。它如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入或硬件描述語言自由的設計一個數(shù)字系統(tǒng)。 隨著電子設計自動化 (EDA）技術的進展，基于可編程 ASIC 器件的數(shù)字電子系統(tǒng)設計的完整方案越來越受到人們的重視，并且以 EDA 技術為核心的能在可編程 ASIC 器件上用 VHDL 語言進行系統(tǒng)芯片集成的新設計方法，也正在快速地取代基于 PCB 板的傳統(tǒng)設計方式。從產(chǎn)業(yè)價值鏈的情況看，高質(zhì)量的外延片已經(jīng)成為中國 LED 產(chǎn)業(yè)發(fā)展的主要制約環(huán)節(jié)，中國的 LED 產(chǎn)業(yè)面臨一個巨大的問題就是技術水平太低，中國 LED 產(chǎn)業(yè)剛剛處于起步階段，不但與日本、美國、歐洲有巨大的差距，即便是與中國臺灣相比，也相去甚遠，國內(nèi) LED 的產(chǎn)業(yè)規(guī)模在 100 億左右，僅是日本 日亞化學一家的一半多一點。全國從事LED 顯示屏的各類企業(yè)有 100 余家， 從業(yè)人員近 6000 人，行業(yè)年度銷售總額近8 億元人民幣， 1996 年、 1997 年的增長速度均保持 40%左右， 1998 年略有回落。s integration rate and the stability. Keywords: VHDL, EDA, lattice LED III 目 錄 摘 要 .............................................................................................................................I Abstract ......................................................................................................................... II 目 錄 .......................................................................................................................... III 1 緒論 ......................................................................................................................... 1 研究背景 .............................................................................................................. 1 研究目的 .............................................................................................................. 3 2 方案設計 ................................................................................................................. 4 FPGA 的介紹 ....................................................................................................... 4 基于 FPGA設計的方案論證 .................................................................................... 5 系統(tǒng)結構設計 .......................................................................................................... 7 系統(tǒng)的結構 ..................................................................................................... 7 FPGA 的頂層設計 ............................................................................................ 8 3 子模塊的設計 ............................................................................................................ 9 掃描控制模塊 ......................................................................................................... 9 點陣原理 .................................................................................................. 9 漢字的存儲 ............................................................................................... 10 漢字的顯示 ............................................................................................... 11 滾動速度的控制 ........................................................................................ 14 存儲模塊 .................................................................................................... 15 LPM_ROM來實現(xiàn) ............................................................... 15 FPGA內(nèi)部的邏輯單元設計一個 ROM ........................................................ 18 存儲器的源程序及仿真： ........................................................................... 18 分頻電路模塊 .................................................................................................... 20 解決毛刺 ...................................................................................................... 20 ................................................................................... 20 通過 D觸發(fā)器消除 毛刺 .................................................................................. 21 關鍵部分 VHDL 程序 ....................................................