【正文】 間長(zhǎng)短確定所需的計(jì)數(shù)值?！　★@然，利用工作方式0既可完成計(jì)數(shù)功能， 也可完成定時(shí)功能。任一通道工作在方式3， 只在計(jì)數(shù)值n為偶數(shù)，則可輸出重復(fù)周期為n、占空比為1：1的方波。進(jìn)入工作方式5， OUTi輸出高電平， 硬件觸發(fā)信號(hào)由GATE端引入。②讀計(jì)數(shù)器通道（有鎖存器）。 這種工作方式也可完成計(jì)數(shù)功能，它要求計(jì)數(shù)的事件以脈沖的方式從CLKi輸入，將計(jì)數(shù)次數(shù)作為計(jì)數(shù)初值裝入后，由CLKi端輸入的計(jì)數(shù)脈沖進(jìn)行減“1”計(jì)數(shù)，直到計(jì)數(shù)值為“0”，由OUTt端輸出負(fù)脈沖（表示計(jì)數(shù)次數(shù)到）?！　∪绻跍p“1”計(jì)數(shù)過程中，GATE變?yōu)闊o效（輸入0電平），則暫停減“1”計(jì)數(shù)，待GATE恢復(fù)有效后，從初值n開始重新計(jì)數(shù)。8253的各種工作方式如下：　?。河?jì)數(shù)結(jié)束則中斷　　工作方式0被稱為計(jì)數(shù)結(jié)束中斷方式。 OUT端將有輸出。接收CPU送入的讀／寫控制信號(hào)， 并完成對(duì)芯片內(nèi)部各功能部件的控制功能， 因此， 它實(shí)際上是8253芯片內(nèi)部的控制器。A1A0：端口選擇信號(hào)，由CPU輸入。表示計(jì)數(shù)次數(shù)到。當(dāng)任一通道被定義為工作方式0時(shí)， OUTi輸出為低電平；若門控信號(hào)GATE為高電平，當(dāng)CPU利用輸出指令向該通道寫入計(jì)數(shù)值WR有效時(shí)，OUTi仍保持低電平，然后計(jì)數(shù)器開始減“1”計(jì)數(shù)， 直到計(jì)數(shù)值為“0”，此刻OUTi將輸出由低電平向高電平跳變，可用它向CPU發(fā)出中斷請(qǐng)求，OUTi端輸出的高電平一直維持到下次再寫入計(jì)數(shù)值為止。這樣會(huì)改變輸出脈沖的速率。 當(dāng)然也可利用OUTj向CFU發(fā)出中斷請(qǐng)求。　 8 / 8?！　。河布|發(fā)方式計(jì)數(shù)　　工作方式5被稱為硬件觸發(fā)方式。　?。悍讲òl(fā)生器　　工作方式3被稱作方波發(fā)生器。當(dāng)GATE=1時(shí)，允許減“1”計(jì)數(shù)；GATE=0時(shí)，禁止減“1”計(jì)數(shù)； 計(jì)數(shù)值將保持GATE有效時(shí)的數(shù)值不變， 待GATE重新有效后，減“1”計(jì)數(shù)繼續(xù)進(jìn)行。 由CLK輸入一定頻率的時(shí)鐘脈沖。 這4個(gè)端口地址由最低2位地址碼A1A0來選擇。這是8253與CPU之間的數(shù)據(jù)接口，它由8位雙向三態(tài)緩沖存儲(chǔ)器構(gòu)成，是CPU與8253之間交換信息的必經(jīng)之路。必要時(shí)可用來鎖存計(jì)數(shù)值。 　　鎖存器在非鎖存狀態(tài)，其值隨計(jì)數(shù)器的變化而變化；一旦鎖存了