【正文】 上變化STMIB R0！，{R1R7} ；地址向上變化STMDA R0！，{R1R7} ；地址向下變化STMDB R0！，{R1R7} ；地址向下變化 說明：將R1R7的數(shù)據(jù)保存在以R0為首址的存儲器中，R0內(nèi)的地址值遞增（地址自動增加，地址向下變化）或遞減（地址自動減小，地址向上變化）。例如指令：LDR R2,[R3,4] ；R2←[R3 + 4]（將R3中的數(shù)值加4作為地址，取出此地址的數(shù)值保存在R2 中）STR R1,[R0,2] ；[R02] ← R1（將R0中的數(shù)值減2 作為地址，把R1中的內(nèi)容保存到此地址位置）幾個英語單詞：LD Load 存儲器 M(memory) 增加 I(increas) 升序 A(ascending) ST Set 寄存器 R(register) 減少 D(decreas) 降序 D(descending) 滿 E(empty) 在 之后 A(after)空 F(full) 在 之前 B(before)（6） 多寄存器尋址（注意：操作的方向）采用多寄存器尋址方式，一條指令可以完成多個寄存器值的傳送，這種尋址方式用一條指令最多可以完成16個寄存器值的傳送。最高優(yōu)先級：；；3. FIQ；4. IRQ；5. 預(yù)取指中止；最低中斷優(yōu)先級：。它們的內(nèi)容根據(jù)算術(shù)或邏輯運(yùn)算的結(jié)果所改變，并且可用來作為一些指令是否運(yùn)行的檢測條件。但是，匯編語言的程序員可以訪問它們并用它們作快速暫存。 存儲空間的格式 ARM920T將存儲器空間視為從地址為0開始，單元由字節(jié)組成的線性存儲集合，一個字占用4個字節(jié)的存儲空間，ARM可尋址范圍有4GB空間（因為地址有32位長），ARM處理器有的帶有指令Cache和數(shù)據(jù)Cache，但不帶有片內(nèi)RAM和片內(nèi)ROM（與8位機(jī)的區(qū)別），系統(tǒng)所需的RAM和ROM（包括Flash）都通過總線外接。 89C51單片機(jī)(嵌入式微控制器) 51系列CPU主要功能插腳簡介(雙列直插，40個引腳)XTAL1 P0XTAL2 P1 P2 51CPU P3EA/ RESETALE Vcc共有四個輸入/輸出口（即雙向口），其中P3口具有第二功能。一般把16位及以下的稱為嵌入式微控制器， 32位及以上的稱為嵌入式微處理器。（2）精簡指令集計算機(jī)（Reduced Instruction Set Computer，RISC）體系結(jié)構(gòu)是20世紀(jì)80年代提出來的。片級初始化把嵌入式微處理器從上電時的默認(rèn)狀態(tài)設(shè)置成系統(tǒng)所要求的工作狀態(tài)（CPU的初始化）。 IP核（Intellectual Property Core，知識產(chǎn)權(quán)核）IP核是具有專有知識產(chǎn)權(quán)，帶有具體功能并且有規(guī)范的接口，可在多個系統(tǒng)設(shè)計中重復(fù)使用的功能模塊，是實(shí)現(xiàn)嵌入式片上系統(tǒng)的基本構(gòu)件。第一章：嵌入式系統(tǒng)的基礎(chǔ)部份 定義定義：以應(yīng)用為中心、以計算機(jī)技術(shù)為基礎(chǔ)，符合多方面嚴(yán)格要求的專用計算機(jī)系統(tǒng)。 考核方式分考試與考查兩種?！扒度胄浴?、“專用性”與“計算機(jī)系統(tǒng)”是嵌入式系統(tǒng)的三個基本要素。（注意：兩個系統(tǒng)的區(qū)別）嵌入式應(yīng)用軟件嵌入式中間級嵌入式操作系統(tǒng)嵌入式處理器存儲器接口系統(tǒng)軟件硬件層嵌入式操作系統(tǒng)對上層連接應(yīng)用程序，對下層管理硬件系統(tǒng)。（2） 硬件相關(guān)的設(shè)備驅(qū)動程序中間層中包含硬件了與相關(guān)設(shè)備的驅(qū)動程序，但是這些設(shè)備驅(qū)動程序通常不直接由中間層使用，而是在系統(tǒng)初始化過程中將中間層與操作系統(tǒng)中通用的設(shè)備驅(qū)動程序關(guān)聯(lián)起來，并在隨后的應(yīng)用中調(diào)用這些設(shè)備驅(qū)動程序，實(shí)現(xiàn)對硬件設(shè)備的操作。事實(shí)上，RISC和CISC各有優(yōu)勢。根據(jù)用途，可以分為嵌入式微控制器、嵌入式微處理器、嵌入式DSP處理器、嵌入式片上系統(tǒng)、雙核或多核處理器等類型。 51系列CPU存儲空間的確定程序存儲器：片內(nèi)4K，片外64K（ROM只讀），兩者統(tǒng)一編址。重點(diǎn)總結(jié)：這些“模式”的關(guān)系有：外部中斷、異常操作、軟件控制都可以改變?yōu)橹袛嗄Ｊ健?程序寄存器狀態(tài) ARM920T具有一個當(dāng)前程序狀態(tài)寄存器（CPSR），另外還有5個保存程序狀態(tài)寄存器（SPSR）用于異常中斷處理，這些寄存器的功能有三種：● 保留最近完成的ALU（運(yùn)算器）操作的信息；● 控制中斷的使能和禁止；● 設(shè)置處理器的操作模式。（1） T標(biāo)記位：該位反映處理器的運(yùn)行狀態(tài)。（1） 寄存器尋址操作數(shù)的值在寄存器中，指令中地址碼字段給出的是寄存器編號，寄存器的內(nèi)容是操作數(shù)（指令執(zhí)行時直接取出寄存器的值進(jìn)行操作）。大方向，遞增堆棧。（9） 相對尋址相對尋址是變址尋址的一種變通，由程序計數(shù)器PC提供基準(zhǔn)地址，指令中的地址碼字段作為偏移量，兩者相加后得到的地址即為操作數(shù)的有效地址。（對應(yīng)上面）（2） ARM數(shù)據(jù)處理指令有16條，這16條以分為三類，即數(shù)據(jù)傳送指令、算術(shù)、邏輯運(yùn)算指令、比較指令。批量寄存器加載和存儲指令只有LDMIA、STMIA指令，即每次傳送先加載/存儲數(shù)據(jù),然后地址加4（為什么？4個字節(jié)，32位長度為一個地址）。JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測試電路TAP（Test Access Port，測試訪問口），通過專用的JTAG測試工具對內(nèi)部節(jié)點(diǎn)進(jìn)行測試。注意：這也是原始圖。PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI. APB總線用于連接低速外設(shè)。S3C2410X的系統(tǒng)時鐘電路見下圖，其外部振蕩器由12MHz晶振和2個15pF的微調(diào)電容組成。正確使用：為了滿足不同系統(tǒng)設(shè)計的需要，每個I/O口可以很容易地通過軟件對進(jìn)行配置。 S3C2410A輸入／輸出端口編程實(shí)例注意：端口A除了作為功能口外，只能夠作為輸出口使用。雜項控制寄存器用于控制數(shù)據(jù)端口的上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇。（2） S3C2410A電源電路圖如下（a）和（b）所示。S3C2410A微處理器的主時鐘可由外部時鐘源提供，也可由外部振蕩器提供（或全部由外部提供），采用哪種方式通過引腳OM[3:2]來進(jìn)行選擇（即DD2二位，有四種狀態(tài)）。充電過程分析；上電復(fù)位過程；手動復(fù)位過程。注意：在內(nèi)部結(jié)構(gòu)圖中存儲器在什么地方？一個系統(tǒng)沒有存儲器行不行？S3C2410A的內(nèi)部結(jié)構(gòu)方框圖的三個層次：16/32位ARM920T 內(nèi)核具有指令Cache和16KB數(shù)據(jù)Cache系統(tǒng)總線外圍總線總線編碼/譯碼中斷控制電源管理存儲控制顯示USB主控外部總線控制NAND控制串行總線音頻總線通用接口實(shí)時時鐘觸摸屏定時器異步收發(fā)USB設(shè)備智能卡看門狗總線編碼/譯碼串行外圍設(shè)備接口Bottom view低部視圖OM0R14；OM1U15；OM2U14；OM3T13；XTORTCR16；XTIRTCR17；XTOPLLH16；XTIPLLH17； S3C2410A存儲器控制器特性（注意是S3C2410A的存儲器，不是ARM9中的寄存器） S3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性：地址空間：總共有8個存儲器bank（bank0～bank7），每個bank有128 MB（共1 GB），支持小／大端（通過軟件選擇，已學(xué)），其中bank 0～bank 5個用于ROM，SRAM，每個bank有128 MB容量；bank 6～bank 7個用于ROM，SRAM，SDRAM，每個容量可變。在許多ARM體系結(jié)構(gòu)中I/O單元對于用戶是不可訪問的，只可以通過系統(tǒng)管理調(diào)用或通過C的庫函數(shù)來訪問（為什么要使用C語言，目的就是要訪問I/O單元）。因此，Thumb指令主要支持通用功能,必要時則借助于完善的ARM指令集。(b!=20)) a=a+b；//（a不等于10）與（b不等于20）成立則加ARM代碼有：CMP R0，10 ；比較R0是否為10（無條件，結(jié)果影響標(biāo)志位） CMPNE R1，20 ；若R0不為10，則比較R1是否為20（有條件） ADDNE R0，R0，R1 ；若R0不為10，且R1也不為20，則執(zhí)行R0=R0+R1 關(guān)于ARM指令的類型與簡便記憶方法（這里只是一個參考，也可不使用這種方法。（8） 塊復(fù)制尋址IA：每次傳送后地址加4(increas after)；IB：每次傳送前地址加4(increase before)；DA：每次傳送后地址減4(decreas after)；DB：每次傳送前地址減4(decreas before)；塊復(fù)制尋址用于把一塊從存儲器的某一位置復(fù)制到另一位置，是一個多寄存器傳送指令。例如指令 （以R0為研究對象，認(rèn)真分析讀、寫的特點(diǎn)）LDR R0,[R1] ；R0←[R1]（將R1中的數(shù)值作為地址，取出此地址中的數(shù)據(jù)保存在R0中）STR R0,[R1] ；[R1] ←R0（5） 變址尋址（注意：操作的方向）變址尋址是將基址寄存器的內(nèi)容與指令中給出的偏移量相加，形成操作數(shù)的有效地址，變址尋址用于訪問基址附近的存儲單元，常用于查表，數(shù)組操作，功能部件寄存器訪問等。 NN+1R14CPSRCPSR保護(hù)和恢復(fù)原狀態(tài)保護(hù)和恢復(fù)斷點(diǎn)異常服務(wù)程序裝入異常服務(wù)程序的狀態(tài)PC裝入異常程序入口地址說明：異常發(fā)生響應(yīng)異常異常返回主程序異常過程示意圖 異常中斷向量（特點(diǎn)：4個字節(jié)一個地址）地址異常中斷類型進(jìn)入時處理器的模式0x00000000Reset復(fù)位管理模式0x00000004Undefined instruction未定義模式0x00000008Software Interrupt軟件中斷管理模式0x0000000CAbort (預(yù)取指令中止)Abort異常預(yù)取指中止模式0x00000010Abort (數(shù)據(jù)中止)Abort異常數(shù)據(jù)中止模式0x00000018IRQIRQ外部中斷請求模式0x0000001CFIQFIQ快速中斷請求模式圖 異常向量表 異常中斷優(yōu)先級 當(dāng)多個異常中斷同時發(fā)生時，處理器根據(jù)一個固定（不是設(shè)計人員設(shè)定的，是處理器已經(jīng)定下的）的優(yōu)先級系統(tǒng)來決定處理它們的順序。 條件碼標(biāo)志N、Z、C、V均為條件碼標(biāo)志位。THUMB 狀態(tài)對應(yīng)關(guān)系RAM狀態(tài)R0→→→→→→→→→→→→R0R2R2R3R3R4R4R5R5R6R6R7R7R8R9R10R11R12Stack Pointer（SP）Stack Pointer（R13）Link register（LR）Link register（R14）Program Counter（PC）Program Counter（R15）CPSRCPSRSPSRSPSR圖 Thumb狀態(tài)下和ARM狀態(tài)下寄存器之間的映射關(guān)系 在Thumb狀態(tài)下訪問高地址寄存器（?？撇蛔饕螅┰赥humb狀態(tài)下寄存器R8R15(高地址寄存器)不是標(biāo)準(zhǔn)寄存器集。注意：32位為一個字，與以前學(xué)的有區(qū)別，學(xué)習(xí)要更新。諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)各有什么特點(diǎn)？(P12)3．大端存儲法與小端存儲法有什么不同？對存儲數(shù)據(jù)有什么要求與影響？(P16)第二章：從8位機(jī)到32位機(jī)要點(diǎn)：本章是教材第二章的擴(kuò)展，重要強(qiáng)調(diào)知識的連續(xù)性和擴(kuò)展性，對于學(xué)生今后的自學(xué)是一個很好的范例。嵌入式微處理器的字長寬度可分為4位、8位、16位、32位和64位。通過增強(qiáng)指令系統(tǒng)的功能，簡化了軟件，但增加了硬件的復(fù)雜程度，而這些復(fù)雜指令并不等于有利于縮短程序的執(zhí)行時間。（1） 嵌入式系統(tǒng)硬件初始化系統(tǒng)初始化過程按照自底向上、從硬件到軟件的次序依次可以分為片級初始化、板級初始化和系統(tǒng)級初始化3個主要環(huán)節(jié)（注意：方向）。如：嵌入式數(shù)字信號處理器（digital signal processing DSP）PLD（programmable logic device 可編程邏輯器件）、FPGA（field programmable gate array 現(xiàn)場可編程邏輯器件）等。掌握并理解以紅色字體標(biāo)出的內(nèi)容。任課教師在每學(xué)期開課以前根據(jù)教學(xué)大綱編寫教學(xué)日歷，一式四份，經(jīng)學(xué)部（系、室）主任審閱同意后，一份自存，一份交所在系，一份交所在學(xué)部，一份交學(xué)生。 發(fā)展 基本過程從工業(yè)生產(chǎn)和自動控制開始，發(fā)展到現(xiàn)在的嵌入式系統(tǒng)（以講述為主） 具體過程（1） 無操作系統(tǒng)階段單片機(jī)是最早應(yīng)用的嵌入式系統(tǒng)，一般沒有操作系統(tǒng)的支持，程序設(shè)計采用匯編語言。抽象層，是軟件與硬件的接口，完成上下層的工作中間層對被控對象的控制應(yīng)用軟件BSP使上層軟件開發(fā)人員無需關(guān)心底層硬件的具體情況。 BSP級：驅(qū)動程序操作系統(tǒng)任務(wù)：需要操作硬件設(shè)備被系統(tǒng)操作的對應(yīng)硬件設(shè)備初始