【正文】 對(duì)測(cè)試系統(tǒng)的上下電、增益放大倍數(shù)、采樣頻率、觸發(fā)方式、重觸發(fā)方式、內(nèi)觸發(fā)電平的設(shè)置和觸發(fā)信號(hào)的控制。由以上分析可知，本系統(tǒng)采用的傳感器為美國PCB公司的113B系列ICP壓電傳感器，這兩種型號(hào)傳感器要求20～30V直流電壓2～20mA恒定電流驅(qū)動(dòng)，所以為了滿足其要求我們?cè)O(shè)計(jì)了以下電路。其中由+（LP2985）穩(wěn)壓至+5V的電壓VEE主要負(fù)責(zé)模擬模塊部分的電源供電，由VEE經(jīng)過LP2987穩(wěn)壓到+；由+（LP2985）穩(wěn)壓至+5V的電壓VCC主要負(fù)責(zé)數(shù)字模塊部分的電源供電。 MAX4634通路選擇控制表INA128是低功耗高精度的通用儀表放大器。在此部分的電路設(shè)計(jì)中，主要包括A/D轉(zhuǎn)換、FPGA控制、FLASH閃存存儲(chǔ)三部分，現(xiàn)分別介紹三部分的電路設(shè)計(jì)。同步時(shí)序設(shè)計(jì)是FPGA設(shè)計(jì)的最重要的原則之一，它的基本原則是使用時(shí)鐘沿觸發(fā)所有的操作[30]。、： 閃存工作命令設(shè)置功能第一周期第二周期讀00h30h頁寫80h10h塊擦除60hDOh 閃存數(shù)據(jù)讀邏輯時(shí)序圖在讀數(shù)過程中的最小周期twc=45ns，則最大頻率fwc=1/45ns=。當(dāng)=100pF時(shí)，根據(jù)公式： ，即Rp電阻最小400。我們經(jīng)過多次實(shí)驗(yàn)測(cè)試，結(jié)點(diǎn)之間距離在200米之內(nèi)，信號(hào)可穩(wěn)定傳輸。其與數(shù)字模塊的通信連接采用21針連接口相連。第四章 測(cè)試系統(tǒng)的軟件程序設(shè)計(jì)測(cè)試系統(tǒng)的軟件設(shè)計(jì)在整個(gè)測(cè)試系統(tǒng)中至關(guān)重要，它主要包括FPGA控制程序設(shè)計(jì)、USB讀數(shù)程序設(shè)計(jì)和計(jì)算機(jī)軟件程序設(shè)計(jì)三部分，它們貫穿于測(cè)試系統(tǒng)工作的整個(gè)過程。在adc內(nèi)部編程中，16位數(shù)據(jù)位前14位代表由AD7484輸入的14為數(shù)據(jù)，當(dāng)測(cè)試系統(tǒng)選擇了單次觸發(fā)時(shí)，第15位和第16位都設(shè)置為0；當(dāng)測(cè)試系統(tǒng)選擇為多次觸發(fā)時(shí)，第15位代表是否觸發(fā)，第16位為1。： 閃存寫數(shù)據(jù)流程圖在本系統(tǒng)的設(shè)計(jì)中，我們進(jìn)行了10次觸發(fā)的設(shè)定，如上圖所示。實(shí)際擦除時(shí)間為：。讀使能read從S0狀態(tài)到S6狀態(tài)一直為高電平有效，擦除使能ere所有狀態(tài)都為低電平無效，F(xiàn)PGA讀取數(shù)據(jù)驅(qū)動(dòng)時(shí)鐘jclk，在S0狀態(tài)為高S1狀態(tài)為低，在S2狀態(tài)判斷點(diǎn)處進(jìn)行判斷，如果ready=1時(shí)，跳到S3狀態(tài)，否則跳回s0狀態(tài)，完成周期循環(huán)。(3)FPGA控制閃存擦除程序FPGA控制閃存擦除程序是其他閃存控制程序中最簡單的一部分。單次觸發(fā)存儲(chǔ)即整個(gè)系統(tǒng)觸發(fā)一次就完成存儲(chǔ)任務(wù)；多次觸發(fā)存儲(chǔ)即整個(gè)系統(tǒng)觸發(fā)多次才可以完成此次存儲(chǔ)任務(wù)，具體觸發(fā)次的次數(shù)，可根據(jù)設(shè)計(jì)需要設(shè)置，本測(cè)試系統(tǒng)設(shè)置觸發(fā)次數(shù)為10次。fosc：系統(tǒng)全局時(shí)鐘輸入，由外部20MHz晶振產(chǎn)生。在本設(shè)計(jì)中ready和TCXpire兩個(gè)決策點(diǎn)分別具有不同的含義，當(dāng)ready決策點(diǎn)由低電平變?yōu)楦唠娖綍r(shí)，說明閃存在FPGA的控制下已經(jīng)準(zhǔn)備好，等待讀數(shù)；當(dāng)TCXpire決策點(diǎn)由低電平變?yōu)楦唠娖綍r(shí)，說明已經(jīng)讀數(shù)或者擦除完成，GPIF狀態(tài)跳轉(zhuǎn)到IDLE狀態(tài)。 CY7C68013內(nèi)部結(jié)構(gòu)圖在這種GPIF接口方式中,GPIF是CY7C68013中端點(diǎn)FIFO的內(nèi)部控制器, CPU不干涉數(shù)據(jù)的傳輸。： 無線中心節(jié)點(diǎn)模塊PCB板圖 無線終端節(jié)點(diǎn)模塊PCB板圖SZ05ZBEE 無線通信模塊的這三種節(jié)點(diǎn)類型通過跳線短接的方式來控制中心接點(diǎn)、中繼路由或終端節(jié)點(diǎn)的設(shè)置，跳線短接有效，中心節(jié)點(diǎn)或終端節(jié)點(diǎn)的跳線選擇只能選其一，如果兩個(gè)跳線都懸空，則設(shè)置為中繼路由節(jié)點(diǎn)。閃存存儲(chǔ)一頁的編程時(shí)間為最短時(shí)間300μs，則允許的最大采樣頻率為fmax=64/(+*64)=。它的存儲(chǔ)容量有(128M+4096K)bit8bit,工作電流10mA，具有掉電數(shù)據(jù)不丟失的特點(diǎn)。硬件原則主要是針對(duì)HDL代碼編寫語言而言，HDL是一種硬件描述語言，本質(zhì)在于描述硬件，最終實(shí)現(xiàn)芯片內(nèi)部的實(shí)際電路。在下圖中的曲線是我們選擇Aup=2，Q=1時(shí)的幅頻特性圖，根據(jù)放大倍數(shù)可選擇R=R35=R36。 電壓放大倍數(shù)和濾波電路原理圖（1）電壓放大倍數(shù)選擇部分主要由芯片MAX4634和INA128共同協(xié)作來完成。當(dāng)測(cè)試系統(tǒng)上電后，電源管理電路負(fù)責(zé)通過讓傳感器供電電路三極管處于飽和態(tài)從而使傳感器開始工作、提供5V電壓給數(shù)字模塊；當(dāng)測(cè)試系統(tǒng)測(cè)試完成時(shí)，電源管理電路則通過讓傳感器供電電路三極管處于截止態(tài)從而使傳感器停止工作，使測(cè)試系統(tǒng)停止工作。第三章 測(cè)試系統(tǒng)的硬件設(shè)計(jì)根據(jù)上一章介紹，測(cè)試系統(tǒng)主要由傳感器、模擬模塊、數(shù)字模塊（數(shù)據(jù)采集存儲(chǔ)）、無線模塊、usb讀數(shù)模塊等部分組成，本章將對(duì)測(cè)試系統(tǒng)的各個(gè)硬件模塊部分做詳細(xì)的介紹。電源管理電路的作用主要有①通過對(duì)三極管開關(guān)功能的控制，實(shí)現(xiàn)對(duì)傳感器工作狀態(tài)的控制②通過對(duì)上電端ON的控制來實(shí)現(xiàn)對(duì)模擬部分和數(shù)字部分電路的供電控制③測(cè)試數(shù)據(jù)的采樣存儲(chǔ)完畢后，F(xiàn)PGA產(chǎn)生下電控制信號(hào)OFF，此部分根據(jù)OFF的命令，將模擬電路和數(shù)字電路各個(gè)器件的電源都關(guān)斷，來實(shí)現(xiàn)功耗的節(jié)省。雖然壓電傳感器具有無靜態(tài)輸出、對(duì)電纜的電容和噪聲要求高等缺點(diǎn)，但是其具有固有頻率高、靈敏度高和信噪比高等優(yōu)點(diǎn)[27]。地面測(cè)試系統(tǒng)我們采取在裝置頂端放置一片厚鐵板，只留傳感器敏感面暴露于爆炸沖擊波場(chǎng)內(nèi)；自由場(chǎng)測(cè)試系統(tǒng)我們采取在測(cè)試裝置與爆心的中間位置上樹立一個(gè)空心鐵管，其內(nèi)部裝滿沙子，用于避免破片對(duì)自由場(chǎng)測(cè)試裝置的干擾和毀壞，這兩種保護(hù)方法都能夠大大降低破片對(duì)測(cè)試裝置的毀傷幾率。本論文主要對(duì)沖擊波超壓無線式存儲(chǔ)測(cè)試系統(tǒng)進(jìn)行了研究，重點(diǎn)完成了以下工作：根據(jù)課題實(shí)際需求，查閱了大量文獻(xiàn)資料，進(jìn)行了無線式?jīng)_擊波超壓存儲(chǔ)測(cè)試系統(tǒng)方案的論證；設(shè)計(jì)測(cè)試系統(tǒng)的調(diào)理電路、信號(hào)的放大濾波電路、數(shù)據(jù)的采集與存儲(chǔ)電路、usb串行讀數(shù)部分的GPIF波形圖設(shè)計(jì)；無線ZigBee模塊在測(cè)試系統(tǒng)中的開發(fā)與應(yīng)用，并最終研制完成了此測(cè)試系統(tǒng)，并制作了20套測(cè)試系統(tǒng)。工作在工業(yè)開放頻段（ISM）上。存儲(chǔ)式測(cè)試方法是一個(gè)微型化測(cè)試系統(tǒng)，它把壓力傳感器、適配電路、模數(shù)A/D轉(zhuǎn)換器、數(shù)據(jù)存儲(chǔ)器、控制電路以及電源等部分集合在了一起。(4)應(yīng)用測(cè)量沖擊波的速度和粒子速度等進(jìn)行換算得沖擊波峰值壓力。通過多次試驗(yàn)獲取了相關(guān)數(shù)據(jù)，并對(duì)實(shí)驗(yàn)曲線進(jìn)行了相應(yīng)的分析與處理，用系統(tǒng)辨識(shí)的方法給出系統(tǒng)的傳輸特性曲線，對(duì)于測(cè)試系統(tǒng)動(dòng)態(tài)特性的補(bǔ)償問題作了探討[6]。大口徑的爆破彈、火箭及導(dǎo)彈的戰(zhàn)斗部、航彈、水雷等武器對(duì)目標(biāo)的殺傷作用主要是爆炸產(chǎn)物和沖擊波直接作用的結(jié)果?？茖W(xué)研究方面①固體物理和材料科學(xué)方面實(shí)驗(yàn)室內(nèi)最容易獲得高溫高壓條件的是沖擊波，所以研究物質(zhì)在不同狀態(tài)下的性能尤其在高溫高壓下的性能時(shí)，采用沖擊波方法來進(jìn)行研究是最方便的了。另外本測(cè)試系統(tǒng)在直接測(cè)取沖擊波超壓壓力—時(shí)間曲線的同時(shí)，也能夠測(cè)取到兩個(gè)在同一射線上的被測(cè)點(diǎn)之間的沖擊波平均速度，并據(jù)此換算出兩點(diǎn)間的平均沖擊波超壓峰值，進(jìn)而來判定直接測(cè)得的沖擊波超壓值的合理性。在軍事應(yīng)用方面如炸彈爆炸產(chǎn)生爆炸波的研究，無論在常規(guī)炸彈或原子彈、氫彈的研制和防護(hù)上均是十分重要的應(yīng)用：其他如穿甲彈的設(shè)計(jì)和防護(hù)、普通彈丸的加速、彈片的破碎等[1]。以爆炸源在大氣中的理想爆炸沖擊波為例，介紹爆炸沖擊波的爆炸作用過程。雖然此方法可以用來測(cè)試與衡量沖擊波的超壓值，但對(duì)超壓值的測(cè)量也不太準(zhǔn)確，同時(shí)也不能得到相應(yīng)的沖擊波壓力時(shí)間曲線和正壓、負(fù)壓時(shí)間。當(dāng)爆炸沖擊波到來時(shí)，它作用于壓力傳感器并將其產(chǎn)生電信號(hào)通過長導(dǎo)線傳輸?shù)綔y(cè)試儀器上，經(jīng)過前置適配器的轉(zhuǎn)換和放大后由瞬態(tài)記錄儀進(jìn)行數(shù)據(jù)的采集和存儲(chǔ)記錄工作，最后通過計(jì)算機(jī)軟件進(jìn)行測(cè)試數(shù)據(jù)的分析處理和再現(xiàn)。無線通信技術(shù)在存儲(chǔ)測(cè)試技術(shù)上的應(yīng)用，將會(huì)進(jìn)一步的簡化測(cè)試操作、提高測(cè)試的可靠性[19][20]。（6）安全:ZigBee提供了數(shù)據(jù)包完整性檢查功能,支持鑒權(quán)和認(rèn)證, 同時(shí)采用了AES128的加密算法,各個(gè)應(yīng)用可以靈活的確定其安全屬性。（2） 我們通過分析幾種無線通信技術(shù)BlueTooth、ZigBee、Wifi等技術(shù)的優(yōu)缺點(diǎn)，選擇了具有低功耗、低成本特點(diǎn)的ZigBee技術(shù)。測(cè)試系統(tǒng)記錄10s后自動(dòng)下電，數(shù)據(jù)采集存儲(chǔ)完畢，等待讀取數(shù)據(jù)。傳感器內(nèi)部與集成電路高質(zhì)量的耦合在一起，按照不同的傳感器類型輸出正比于壓力的信號(hào)。在本測(cè)試系統(tǒng)中，我們用GPIF軟件設(shè)置對(duì)閃存的讀數(shù)控制波形和擦除控制波形。此部分電路采用隔直電容將ICP傳感器的輸出直流電壓濾除，交流電壓SI傳送到下一級(jí)電路。同理，由于ONB的變高致使VEE產(chǎn)生和VJJ產(chǎn)生，這樣就完成了系統(tǒng)上電時(shí)的電源控制。壓控電壓源型低通濾波器的電路使用元件數(shù)目較少，對(duì)有源器件特性理想程度要求較低，在一般的應(yīng)用場(chǎng)合性能比較優(yōu)良。1Μa測(cè)試系統(tǒng)的采樣頻率有1MHz、500KHz、250KHz和125KHz四種，對(duì)這四種采樣頻率來說，AD7484的最高3MHz的采樣頻率完全可以滿足要求，本文之所以選擇AD7484是因?yàn)闉榱颂岣叻直媛剩箿y(cè)試系統(tǒng)數(shù)據(jù)更精確。 ： XC2S50和XCF01S的PCB配置原理圖在本測(cè)試系統(tǒng)中FPGA芯片XC2S50的配置芯片選用為XCF01S，配置模式是主串模式[31]。 閃存數(shù)據(jù)寫邏輯時(shí)序圖在頁編程操作中，閃存K9F1G08在將數(shù)據(jù)寫入的時(shí)候，與讀取數(shù)據(jù)的時(shí)序有點(diǎn)不同。SZ05系列無線通信模塊分為中心協(xié)調(diào)器、路由器和終端節(jié)點(diǎn)，這三類設(shè)備具備不同的網(wǎng)絡(luò)功能。與傳統(tǒng)接口方式的主要區(qū)別有兩點(diǎn):①CPU不干涉數(shù)據(jù)的傳輸過程中,使傳輸速率得到了很大的提高,。在本設(shè)計(jì)中只用到其中CTL0～CTL3四條信號(hào)線，他們依次分別是read、ere，jre、jclk。它的具體任務(wù)可包括(1)控制A/D轉(zhuǎn)換器的采樣頻率實(shí)現(xiàn)數(shù)據(jù)的模數(shù)轉(zhuǎn)換；(2)控制FLASH芯片K9F1G實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)、讀取和擦除工作。在程序編寫的過程中，程序編寫越簡單、模塊化越分明則程序越穩(wěn)定、越容易維護(hù)。由于在此部分讀數(shù)程序中，單次觸發(fā)和多次重觸發(fā)中的最高兩位數(shù)據(jù)含義不同，所以我們只單純進(jìn)行數(shù)據(jù)讀取工作，不用進(jìn)行重觸發(fā)方式、觸發(fā)點(diǎn)和負(fù)延遲等的判斷，就可以明確分辨出兩種數(shù)據(jù)，方法簡單，思路清晰，控制方便。下面以固件程序?yàn)橹攸c(diǎn)進(jìn)行介紹。這部分工作軟件采用Cypress提供的GPIFDesigner，該軟件可用于對(duì)EZ USB FX2LP系列芯片的GPIF傳輸模式進(jìn)行設(shè)計(jì),該軟件可以方便地對(duì)GPIF波形圖進(jìn)行編輯,并生成相應(yīng)的程序文件。閃存K9F1G的容量空間為1G，而我們所用到的實(shí)際空間為10M,所以本測(cè)試系統(tǒng)空間可擴(kuò)展性非常強(qiáng)，在對(duì)測(cè)試系統(tǒng)進(jìn)行容量擴(kuò)展時(shí)，不需要對(duì)硬件做任何改變，直接通過FPGA編程就可以實(shí)現(xiàn)，操作方便。它是通過VHDL語言編程后生成的器件。他們分別代表的含義是閃存讀數(shù)據(jù)使能、閃存擦除數(shù)據(jù)使能、閃存讀數(shù)據(jù)時(shí)鐘、FPGA驅(qū)動(dòng)時(shí)鐘。在本測(cè)試系統(tǒng)中的USB讀數(shù)模塊的設(shè)計(jì)中。中心協(xié)調(diào)器、路由器和終端節(jié)點(diǎn)這三種類型的設(shè)備在硬件結(jié)構(gòu)上完全一致，只是設(shè)備嵌入軟件不同，只需通過跳線設(shè)置或軟件配置即可實(shí)現(xiàn)不同的設(shè)備功能。可見，閃存的寫入數(shù)據(jù)是以頁為單位的。在第一次燒寫FPGA時(shí)，計(jì)算機(jī)將VHDL程序燒寫進(jìn)XCFO1S內(nèi)的PROM中，它具有記憶功能，XC2S50沒有記憶功能。根據(jù)以上AD7484的數(shù)據(jù)轉(zhuǎn)換時(shí)間要求，我們?cè)谟肍PGA對(duì)其進(jìn)行時(shí)序和邏輯控制的時(shí)候要非常注意。根據(jù)系統(tǒng)設(shè)計(jì)要求，本文采用的二階同相有源濾波器的函數(shù)表示為： （）其中：通帶電壓放大倍數(shù) ；特征角頻率；品質(zhì)因數(shù)。這樣這個(gè)電源管理模塊完成了對(duì)測(cè)試系統(tǒng)的電源進(jìn)行管理控制的作用。在三極管的基極B通過電阻接控制信號(hào)ONB，集電極C接傳感器的地線，發(fā)射極E接電路地線。FPGA控制軟件設(shè)計(jì)分為控制AD轉(zhuǎn)換器程序設(shè)計(jì)和控制閃存程序設(shè)計(jì)；USB軟件設(shè)計(jì)主要是對(duì)GPIF固件的設(shè)計(jì)；計(jì)算機(jī)軟件設(shè)計(jì)可分成兩個(gè)部分：測(cè)試開始前的系統(tǒng)配置部分和測(cè)試完畢后的數(shù)據(jù)讀取及數(shù)據(jù)處理部分。5V）。此時(shí)可擦除測(cè)試系統(tǒng)中的數(shù)據(jù)，下電等待下次實(shí)驗(yàn)。（3） 信號(hào)的采集與存儲(chǔ)電路是整個(gè)測(cè)試系統(tǒng)的核心。FPGA是現(xiàn)場(chǎng)可編程門陣列（Field Programable Gate Array)的簡稱，自1985年Xilinx公司推出的第一片F(xiàn)PGA至今，它已經(jīng)經(jīng)歷了二十幾年的發(fā)展時(shí)間。近年來，在軍事、生產(chǎn)、生活等各個(gè)領(lǐng)域中，無線通信技術(shù)有了越來越廣泛的應(yīng)用。但測(cè)試系統(tǒng)有以下幾點(diǎn)不足之處：① 壓力傳感器到測(cè)試儀器之間的模擬信號(hào)需要由低噪聲長電纜進(jìn)行傳輸,當(dāng)沖擊波作用于信號(hào)傳輸電纜時(shí)，會(huì)產(chǎn)生“電纜效應(yīng)”，并且將由此而產(chǎn)生的虛假信號(hào)疊加在被測(cè)模擬信號(hào)上而引起額外的干擾。此種方法不但簡單易行而且有效,可以作為一種爆炸壓力場(chǎng)測(cè)試的輔助方法。如果再假定存在著一個(gè)理想的壓力傳感器,它不但不阻礙波陣面后空氣的流動(dòng),而且能夠給出與超壓變化完全同步的測(cè)試結(jié)果, 。歐洲防御局的24個(gè)成員國在2005年的一年內(nèi)研發(fā)費(fèi)用約為90億歐元。關(guān)鍵詞：沖擊波超壓，存儲(chǔ)測(cè)試，F(xiàn)PGA，F(xiàn)LASH，無線ZigBee技術(shù)Research About a Kind of Wireless Memory Test System for The Superpressure of Blast WaveAbstractAccording to the demand for the test of blast wave,In this article,we will bine the test technology and the wireless munication technology,designed and researched a memory test system for superpressure of blast wave which having the wireless establishment and the control function.This test system is mainly posed of the sensor, power management circuit, signal recuperation circuit,