【正文】 ral Model】操作選項(xiàng)，將啟動(dòng) ModelSim仿真器。 n Other VLOG Command Line Options：輸入其他的 VLOG 命令行參數(shù)，多個(gè)參數(shù)之間使用空格。 n Bring Out Global Tristate Net as a Port：該參數(shù)指定是否在輸出的仿真模型的頂層添加一個(gè)端口來(lái)連接全局三態(tài)網(wǎng)線（全局三態(tài)網(wǎng)線將強(qiáng)制所有的輸出為高阻態(tài)） ，全局三態(tài)信號(hào)沒(méi)有驅(qū)動(dòng)的情況下該參數(shù)有效。n 映射后時(shí)序仿真可能需要的文件包括：包含了 SIMPRIM 庫(kù)元件的門(mén)級(jí)網(wǎng)表、 SmartModels、標(biāo)準(zhǔn)延時(shí)格式文件 SDF。n 2. 啟動(dòng) ModelSim 仿真工具，在主窗口中選擇【 File】 /【 Change Directory】命 令，將工作目錄改變到想要存放仿真庫(kù)的目錄下。n 創(chuàng)建工作庫(kù)。使用 Windows 系統(tǒng)中的 ModelSim 快捷圖標(biāo)或者在命令控制臺(tái)使用 “vsim”命令都可以啟動(dòng)仿真器。 ModelSim中的調(diào)試方法 源文件窗口調(diào)試 n 源文件窗口主要用來(lái)顯示和編輯 HDL 源文件代碼 。n 2. 在命令提示符后鍵入 do 命令執(zhí)行程序。n 在主窗口【 sim】視圖中選擇【 spram2】實(shí)例 。 n 9. 運(yùn)行仿真。 VCD文件n VCD 文件是在 IEEE 1364 標(biāo)準(zhǔn)中定義的一種 ASCII 文件，在這個(gè)文件中包含了頭信息、變量的預(yù)定義和變量值的變化等信息。n WLF文件提供了一組仿真的數(shù)據(jù)，在這個(gè)數(shù)據(jù)集中記錄了指定層次中信號(hào)、變量等的仿真數(shù)據(jù)，可以在仿真結(jié)束后使用這個(gè)文件對(duì)仿真過(guò)程進(jìn)行精確回放，同時(shí)可以使用這個(gè)文件與正在進(jìn)行的仿真數(shù)據(jù)進(jìn)行對(duì)比，得到不同仿真波形的時(shí)序差異。n 5. 在主窗口中選擇【 Simulate】 /【 Simulate】命令，打開(kāi)仿真參數(shù)對(duì)話框。n 3. 加載設(shè)計(jì)。n 5. 在波形窗口中使用指針。n 4. 單擊 按鈕，打開(kāi)新建工程對(duì)話框的下一個(gè)頁(yè)面。 n 分析仿真效率。n VHDL仿真庫(kù)的命名使用 Xilinxcore、 unisims 和 simprim 三種名稱分別對(duì)應(yīng) Xilinx/vhdl/src/目錄下的 Xilinxcorelib、unisims 和 simprims三個(gè)庫(kù)。 n SmartModel 庫(kù)被用來(lái)模擬非常復(fù)雜的一些 FPGA 設(shè)計(jì)，其中用到了 PowerPC（ PPC）或者 RocketIO 等。n 在完全版本發(fā)行時(shí)，不發(fā)行任何公司的 FPGA/CPLD 的仿真庫(kù)，所以在使用之前需要建立相應(yīng) FPGA/CPLD 器件的仿真庫(kù) 。 n Generate Multiple Hierarchical Netlist Files：該參數(shù)指定是否對(duì)設(shè)計(jì)中保留層次的每一個(gè)層次產(chǎn)生時(shí)序仿真模型以及 SDF 時(shí)序標(biāo)注文件。 Route Verilog Model】仿真，單擊鼠標(biāo)右鍵，在彈出菜單中選擇【 Properties】命令，打開(kāi)的屬性對(duì)話框 。屬性設(shè)置設(shè) 置 Modelsim可執(zhí) 行文件的路徑 在 ISE中直接啟動(dòng) ModelSimn 1. 在 Windows 操作系統(tǒng)中選擇【開(kāi)始】 /【程序】 /【 Xilinx ISE 6】 /【 Project Navigator】命令，啟動(dòng) ISE 集成開(kāi)發(fā)環(huán)境。n 在列表窗口中通過(guò)選擇【 Tools】 /【 Window Properties】命令可以彈出【 Modify Display Properties(list)】對(duì)話框，使用這個(gè)對(duì)話框窗口 可以對(duì) 屬性設(shè)置【 Window Properties】和觸發(fā)設(shè)置【 Triggers】 進(jìn)行設(shè)置。在腳本區(qū)，可以 輸 入 Modelsim的各種命令，命令 執(zhí) 行后會(huì)反 饋執(zhí) 行后的信息，使用 戶 了解 執(zhí) 行的 實(shí)際 情況。n 根據(jù)所使用的編程語(yǔ)言的不同可以將這些工具分為 Verilog語(yǔ)言仿真器和 VHDL語(yǔ)言仿真器。 ModelSim仿真窗口 主窗口結(jié)構(gòu)體窗口 進(jìn)程窗口 信號(hào)窗口 變量窗口 源程序窗口 波形窗口 數(shù)據(jù)流窗口 列表窗口 主窗口主窗口是 Modelsim的核心窗口 ,在默 認(rèn) 狀 態(tài) 下，在啟 動(dòng) Modelsim時(shí) 會(huì)自 動(dòng) 打開(kāi)。 n 【 Trace event set】 ：跳轉(zhuǎn)到輸入時(shí)間的源頭。而使用斷言則能夠在錯(cuò)誤發(fā)生時(shí)及時(shí)捕獲，允許設(shè)計(jì)人員迅速明確地對(duì)錯(cuò)誤進(jìn)行定位，大大簡(jiǎn)化了糾錯(cuò)的工作。n 5. 以上操作將打開(kāi)程序?qū)傩詫?duì)話框，在這個(gè)對(duì)話框中有兩個(gè)不同的選項(xiàng)卡。 n Change Device Speed To：改變生成仿真模型時(shí)使用的目標(biāo)器件的速度。n Do Not Escape Signal and Instance Names in Netlist：是否在網(wǎng)表中對(duì)信號(hào)以及實(shí)例化名稱進(jìn)行轉(zhuǎn)義。n SIMPRIM（ Library of generic simulation primitives）庫(kù)用來(lái)做時(shí)序仿真或者門(mén)級(jí)功能仿真。 n 5. 庫(kù)文件編譯完成以后，在 Project Navigator 集成環(huán)境中運(yùn)行 ModelSim 仿真器進(jìn)行仿真時(shí)，軟件將自動(dòng)在當(dāng)前工程目錄下生成一個(gè) 配置文件，在這個(gè)配置文件中添加了編譯后的各種仿真庫(kù)路徑。 n 觀察波形測(cè)量時(shí)間。n 2. 在 ISE主窗口中選擇【 File】 /【 New Project】命令，將彈出【 New Project】對(duì) 話框，在【 Project】欄中單擊 按鈕，彈出【瀏覽文件夾】對(duì)話框 。在主窗口命令控制臺(tái)【VSIM】命令提示符后鍵入 add wave *命令將加入當(dāng)n 前區(qū)域內(nèi)的所有信號(hào)。 n 在主窗口的【 ModelSim】提示符后鍵入 vlib work 命令創(chuàng)建工作目錄。n 2. 在主窗口的命令控制臺(tái)【 Modelsim】提示符后鍵入 vlib library_4 命令創(chuàng)建一個(gè)新的工作庫(kù)。n 可以在主窗口中選擇【 Tools】 /【 Execute Macro】命令執(zhí)行一個(gè) DO 文件，或者直接使用 do your_file_name.do 命令執(zhí)行 DO文件，需要注意的是 do命令只可以在 ModelSim的命令控制臺(tái)中使用而不能用在操作系統(tǒng)的命令行中。n 使用 ModelSim仿真工具完成各種 HDL語(yǔ)言的仿真。 n 2. 選擇其中的觸發(fā)選項(xiàng)卡【 Triggers】 。n 5. 將存儲(chǔ)器的內(nèi)容保存成一個(gè)文件。n 4. 數(shù)據(jù)流窗口中的另外一個(gè)重要的特點(diǎn)是可以通過(guò)事件追蹤來(lái)定位輸出信號(hào)， 數(shù)據(jù)流窗口中內(nèi)置的波形查看窗口給類似操作提供了極大的方便。n 2. 加載設(shè)計(jì)單元進(jìn)行仿真。 在 ModelSim環(huán)境下進(jìn)行仿真n 3. 編譯源文件。創(chuàng)建完一個(gè)庫(kù)之后，就可以在庫(kù)中編譯設(shè)計(jì)單元。n 4. 在主窗口中選擇【 Compile】 /【 Compile】命令，彈出【Compile Source Files】 窗口，如圖 321 所示。 仿真庫(kù)文件說(shuō)明 n UNISIM（ Library of Unified ponent simulation models）庫(kù)僅僅用來(lái)做功能仿真，在這個(gè)庫(kù)中包括了 Xilinx 公司全部的標(biāo)準(zhǔn)元件 。n Global Set/Reset Port Name：指定全局復(fù)位 /置位端口名稱，默認(rèn)為 GSR。 n Simulation Mode：設(shè)置仿真延時(shí)模型，使用最大、最小或者典型的延時(shí)模型，在默認(rèn)條件下， SDF 中的三類延時(shí)都使用最大延時(shí)。n 1. 啟動(dòng) Project Navigator集成開(kāi)發(fā)環(huán)境，在主窗口中選擇【 File】 /【 Open examples】命令，打開(kāi)例子選擇窗口，在其中選擇【 fifo_ver_131】工程，單擊 按鈕，打開(kāi)工程。 源程序窗口n 源 程序 窗口主要用來(lái)顯示和編輯 HDL 源文件代碼。 n 【 Expand