【正文】 AB?BAB?AABAB ???AB?AB?ABAB ???ABA?BBA?BA?例 2：設(shè)計一個實現(xiàn)四種邏輯操作的電路，其中控制信號為 K1K0，邏輯輸入為 A、 B，當 K1K0=00時，實現(xiàn) A、 B的與非操作；當 K1K0=01時，實現(xiàn) A、 B的或非操作；當 K1K0=10時，實現(xiàn) A、 B的異或操作；當K1K0=11時，實現(xiàn) A信號的倒相操作； 分析：首先，我們可以確定采用四到一 MUX能夠?qū)崿F(xiàn)所需的四種邏輯操作，接下來的任務(wù)是產(chǎn)生所需的四種控制編碼 C3~C0，同時，這四種控制編碼又對應了外部的二位控制信號 K1K0，因此，該邏輯應由兩部分組成：編碼產(chǎn)生與控制邏輯和四到一的 MUX。信號的傳輸是通過導通的 MOS器件，從源傳到漏或從漏傳到源。 電源 、 地線必須用鋁引線 ， 為了使電源和地線通達各個單元 ， 它們應設(shè)計成叉指形 。 所謂固定就是固定大小 、 固定結(jié)構(gòu) 、 固定 I/O數(shù)量的門陣列 。對開關(guān)晶體管邏輯、 PLA及其拓展結(jié)構(gòu)也采用同樣的方法編程。 用掩模版編程的 I/O PAD單元或獨立的 I/O單元位于芯片四周。 首先需將函數(shù)化為標準的與 或表達式： ? ? ? ? ? ? AKKABABKKBAKKBAKKZ ????????????????? 01010101? ? ? ? ? ?AKKABKKABKKBAKKBKKAKKAKKABABKKBAKKBAKKZ??????????????????????????????????????01010101010101010101AKKABKKABKKBAKKBKKAKKZ ????????????????????? 010101010101 多級門陣列 (MGA) MGA是在 PLA基礎(chǔ)上變化而成的多級門結(jié)構(gòu)，雖然它被稱為門陣列，實際上它是多級 PLA的組合，一個最明顯的標志是它對輸入、輸出位置的限制。晶體管規(guī)則陣列設(shè)計技術(shù) VLSIC是高度