【正文】 計(jì) 算 題 (2)尾數(shù)乘法運(yùn)算 0110110 1110010 0000000 0110110 0000000 0000000 0110110 0110110 0110110 1100000001100 符號位為 x0⊕ y0 = 0⊕ 1 =1 ∴ [x y]浮 = 00 110, 計(jì) 算 題 ? 設(shè)有兩個十進(jìn)制數(shù)： x = 21,y = 22, (1)將 x,y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式 (2)設(shè)階碼 2位，階符 1位，數(shù)符 1位，尾數(shù) 3位，通過補(bǔ)碼運(yùn)算規(guī)則求出 z = x – y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。 問： (1)共需要多少 RAM芯片 ？ (2)存儲體的組成框圖 (3)采用異步刷新方式 ， 如單元刷新間隔不超過２ ms， 則刷新信號周期是多少 (4)如采用集中刷新方式 ， 存儲器刷新一遍最少用多少讀／寫周期 ？ 死時間率是多少 ？ 應(yīng) 用 題 解： （ 1） 存儲器的總?cè)萘繛?16K 16位 =256K位 ， 所以用 RAM芯片為 4K位 ， 故芯片總數(shù)為 256K位 /4K位 = 64片 （ 2） 由于存儲單元數(shù)為 16K， 故地址長度為 14位 （ 設(shè) A13~A0） 。 現(xiàn)使用16K 1位的 DRAM芯片 ， 共需 32片 。 其中最高 2位 A23A22用作模塊選擇 ， 它們的譯碼輸出分別驅(qū)動 4個模塊的片選信號 Sel。 OP為操作碼字段 ， 試分析指令格式特點(diǎn) 。 24位字長指令格式方案如下： 其中 OP占 6位 ， 64位條指令 。 AC0,AC1均不必在指令中指出 。 (3)假設(shè)主存容量擴(kuò)充到 32768字 ,且假定硬件結(jié)構(gòu)已經(jīng)確定不變 ,問采用什么實(shí)際方法可解決這個問題 ? 分 析 題 ? 有一存儲器堆棧 ， 棧底地址為 300(8進(jìn)制 ） ， 且有 a,b,c三個數(shù)據(jù)依次存放在堆棧中 ， a在棧底 。 (4)采用 “ 擴(kuò)充操作碼 ” 方式 。 16個通用寄存器為一組占用 4位字長 ， 可用 R0—R15命名 ， 哪幾個參與這種方式尋址 ， 可由設(shè)計(jì)者選定 。 另一方面 ， 為了在有限的字段內(nèi)確定操作數(shù)地址 ， 可能要采用較復(fù)雜的尋址方式 ， 從而使指令執(zhí)行的速度降低 ， 當(dāng)采用 24位字長的指令結(jié)構(gòu)時 ， 其優(yōu)缺點(diǎn)正好相反 。 31 26 2 2 1 8 17 1 6 15 0 O P － 源寄存器 變址寄存器 偏移量解： (1)操作碼字段為 6位 ， 可指定 26= 64種操作 ， 即 64條指令 。 解： 8個芯片共用片選信號 Sel， 行選通信號 RAS， 刷新信號 Ref和地址輸入信號 A0A10， 兩片 EDRAM芯片的列選通信號 CAS連在一起 ， 形成一個 1M 8位 （ 1`MB）的片組 。 這樣 ， 對每個模塊而言 ， 從 CPU給出訪存操作命令直到讀出信息仍然是一個存取周期時間 。 ( 107)=16 107(位 /s) W1=q/t1=256247。 (4） 舍入處理 尾數(shù)為負(fù)數(shù) ， 且是雙倍字長的乘積 ， 按舍入規(guī)則 ， 尾數(shù)低位部分的前 4位為 1001， 應(yīng)作 “ 入 ” ， 故尾數(shù)為 。 解： S1為 x的尾數(shù)， S2為 y的尾數(shù)，則 S1 = ()10 = ()2 [S1]補(bǔ) = S2= ()10 = (+)2 [S2]補(bǔ) = z = x – y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。 芯片單元數(shù)為 1K則占用地址長度為 10位 （ A9~A0） 。 芯片本身地址線占 14位 ， 所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器 應(yīng) 用 題 應(yīng) 用 題 (2)根據(jù)已知條件 ， CPU在 1μ s內(nèi)至少需要訪存一次 ， 所以整個存儲器的平均讀 /寫周期與單個存儲器片的讀 /寫周期相差不多 ， 應(yīng)采用異步式刷新方式比較合理 。 若配置 4個這樣的 4MB模塊 ，存儲器容量可達(dá) 16MB。 15 1 0 7 3 2 0OP 源寄存器 基值寄存器偏移量 （ 16 位）解 : （ 1）操作碼字段 OP為 16位，可指定 26 = 64 （ 2）雙字長（ 32位）二地址指令，用于訪問存儲器。 X1,X2分別為兩組尋址模式 ， 分別與 R1和 R2通用寄存器組組成雙操作數(shù)字段 。④ 數(shù)據(jù)存儲器 (DM)字長１６位 ， 最大容量 65536字 。 CPU中有一硬件堆棧指示器 SP且用通用寄存器A作為數(shù)據(jù)交換器 。 如果增加其他組多指令 ， 可采用 “ 擴(kuò)充操作碼 ” 方式 ， 即利用 UNA=11,再用指令格式中的非“ OP碼域 ” 某幾位來具體定義各種指令 。 參與這種尋址方式的通用寄存器 ， 可賦與地址編號來加以區(qū)分 。 請問： (1)16位字長的指令和 24位字長的指令各有什么優(yōu)缺點(diǎn) ？ 哪種方案較好 ？ (2)若選用 24位的指令字長 ， 基地址寄存器還有保留的必要嗎 ？ ? 解： （ 1） 采用 16位字長的指令 ， 原則上講 ， 優(yōu)點(diǎn)是節(jié)省硬件 （ 包括 CPU中的通用寄存器組 ， ALU與主存儲器 ， MDR） ， 缺點(diǎn)是指令字長較短 ， 操作碼字段不會很長 ， 所以指令條數(shù)受到限制 。 OP為操作碼字段 ， 試分析指令格式特點(diǎn) 。 其存儲容量是多少 ？ 畫出組成模塊圖 。另一種方式是：在一個存取周期內(nèi)分時訪問每個體 ， 即每經(jīng)過１／８存取周期就訪問一個模塊 。 問順序存儲器和交叉存儲器帶寬各是多少 ？ 解：順序存儲器和交叉存儲器連續(xù)讀出 m=8個字的信息總量都是： q=32位 8=256位 順序存儲器和交叉存儲器連續(xù)讀出 8個字所需的時間分別是： t2=mT=8 200ns=1600ns=16 107(s) t1=T+(m1)t =200+7 50ns=550ns= 107(s) 順序存儲器和交叉存儲器的帶寬分別是： W2=q/t2=256247。 計(jì) 算 題 解：移碼采用雙符號位 ， 尾數(shù)補(bǔ)碼采用單符號位 ， 則有 [Mx]補(bǔ) =,[My]補(bǔ) =,[Ey]移 =01 011,[Ey]補(bǔ) =00 011, [Ex]移 =00 011, (1) 求階碼和 [Ex+Ey]移 =[Ex]移 +[Ey]補(bǔ) =00 011 + 00 011 = 00 110, 值為移碼形式 2 (2） 尾數(shù)乘法運(yùn)算可直接采用補(bǔ)碼陣列乘法器實(shí)現(xiàn) ， 即有 [Mx]補(bǔ) [My]補(bǔ) = []補(bǔ) []補(bǔ) = [,10010010]補(bǔ) （ 3） 規(guī)格化處理 乘積的尾數(shù)符號位與最高數(shù)值位符號相反 ， 已是規(guī)格化的數(shù) ， 不需要左規(guī) ， 階碼仍為 00110。 對階： 設(shè) x的階碼為 jx,y的階碼為 jy, jx = (+01)2,jy = (+10)2, jx – jy = (01)2 – (10)2 = (01)2,小階的尾數(shù) S1右移一位 S1 = ()2,jx階碼加１，則 jx = (10)2 = jy,經(jīng)舍入后， S1 = (0,100)2,對階完畢。 每一組 16位 （ 4片 ） ， 共16組 ， 組與組間譯碼采用 4： 16譯碼 。 對 DRAM存儲器來講 ， 兩次刷新的最大時間間隔是 2ms。 模塊圖如下圖所示 . 應(yīng) 用 題 第四章習(xí)題 分 析 題 ? 下表列出 pentium機(jī)的 9種尋址方式名稱及有關(guān)說明 ， 請寫出對應(yīng)尋址方式的有效地址 E的計(jì)算方法 。 （ 3）一個操作數(shù)在源寄存器（共 32個），另一個操作數(shù)在存儲器中（由基值寄存器和偏移量決定）。 由于 X1,X2各占 3位 ， 可指定 8種尋址方式 。⑤ 指令存儲器 (IM)最大容量為 16384