【正文】 算術(shù)邏輯單元（ ALU） ?如果把 16位 ALU中的每四位作為一組，用類似四位超前進(jìn)位加法器 “位間快速進(jìn)位”的形成方法來實(shí)現(xiàn) 16位 ALU(由四片 ALU組成 )中的“組間快速進(jìn)位”，那么就能得到 16位快速 ALU。 譯碼器 ?下圖分別為譯碼器引腳圖和輸入輸出真值表，其中： GG2A、 G2B為芯片選擇端， G1高電平有效，而 G2A、 G2B為低電平有效。 ? 下面將以觸發(fā)方式為線索，介紹幾種常用的觸發(fā)器。 時(shí)序邏輯電路（按時(shí)鐘控制方式來分） 3. 主 從觸發(fā)方式觸發(fā)器 (簡(jiǎn)稱主 從觸發(fā)器 ) ? 主 從觸發(fā)器基本上是由兩個(gè)電位觸發(fā)器級(jí)聯(lián)而成的，接收輸入數(shù)據(jù)的是主觸發(fā)器，接收主觸發(fā)器輸出的是從觸發(fā)器，主、從觸發(fā)器的同步控制信號(hào)是互補(bǔ)的 (CP和 CP)。 ?從信號(hào)輸入上分有串行輸入和并行輸入 ?從信號(hào)輸出上分有串行輸出和并行輸出 ?下面以串行輸入并行右移位寄存器為例進(jìn)行說明： X1 X2 X3 X4 移位脈沖 CLK D1 Q1 F1 CLK D2 Q2 F2 CLK D3 Q3 F3 CLK D4 Q4 F4 CLK 串行輸入信號(hào) DIN DIN CLK X1 X2 X3 X4 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 串行輸入并行輸出右移位寄存器波形圖 、四級(jí)二進(jìn)制并行計(jì)數(shù)器 J Q CLK K CLR J Q CLK K CLR Q0 Q1 Q2 Q3 清 0端 控制端為 1 計(jì)數(shù)端 J Q CLK K CLR J Q CLK K CLR CLK Q0 Q1 Q2 Q3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 課后思考： 1．什么是數(shù)據(jù)表示？數(shù)據(jù)表示、數(shù)據(jù)類型與數(shù)據(jù)結(jié)構(gòu)的關(guān)系如何？ 2．如何把數(shù)學(xué)中的一個(gè)實(shí)數(shù)表示成計(jì)算機(jī)系統(tǒng)中的規(guī)格化浮點(diǎn)數(shù)？相反，如何把計(jì)算機(jī)系統(tǒng)中的一個(gè)規(guī)格化浮點(diǎn)數(shù)還原成數(shù)學(xué)中的實(shí)數(shù)？ 3．對(duì)于給定浮點(diǎn)數(shù)格式，寫出表示數(shù)的范圍、表示數(shù)的精度及表示數(shù)的效率。但對(duì)于正沿觸發(fā)器，在 CP=1期間來到的數(shù)據(jù)，必須“延遲”到該 CP=1過后的下一個(gè) CP正沿來到時(shí)才被接收。 ? 按功能分類： 有 RS型、 D型、 JK型等功能。 譯碼器 ? 譯碼： 把某組編碼翻譯為唯一的輸出，實(shí)際應(yīng)用中要用到的有地址譯碼器和指令譯碼器。它能執(zhí)行 16種算術(shù)運(yùn)算和 16種邏輯運(yùn)算， M是狀態(tài)控制端， M=H執(zhí)行邏輯運(yùn)算； M=L執(zhí)行算術(shù)運(yùn)算。 簡(jiǎn)單串行級(jí)聯(lián)的 4位全加器 又稱為行波進(jìn)位加法器 加法器 ?怎樣才能提高加法器的工作速度？ ?只有通過改變進(jìn)位逐位傳送的路徑來解決。 ?實(shí)現(xiàn)這三種基本邏輯操作的電路是三種基本邏輯門電路：“與”門、“或”門、“非”門 (反相門 )。 如： AB＋ ABCD(E＋ F)＝ AB ?消去法 ：利用 A+AB=A+B的公式，消去多余的項(xiàng)。 三種基本邏輯操作及 Boole代數(shù) ?或邏輯 (OR Logic) ? 或邏輯又叫做 邏輯加 ，可以用表達(dá)式的形式表示為 : F=A＋ B ? 工程應(yīng)用中，或運(yùn)算采用邏輯或門電路來實(shí)現(xiàn)。 (!in[0])。amp。 (!in [1]) amp。 ?邏輯代數(shù)與普通代數(shù)有著不同概念，邏輯代數(shù)表示的不是數(shù)的大小之間的關(guān)系，而是邏輯的關(guān)系，它 僅有兩種狀態(tài)即： 0， 1。 點(diǎn)陣圖 Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7 Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14 Y3=DCBA+DCBA=m4+m14 Y4=DCBA+DCBA=m2+m15 D C B A m0 m1 m2 m14 m15 三種基本邏輯操作及 Boole代數(shù) ?基本概念 ?硬件設(shè)計(jì)語言法 是采用計(jì)算機(jī)高級(jí)語言來描述邏輯函數(shù)并進(jìn)行邏輯設(shè)計(jì)的方法，它應(yīng)用于可編程邏輯器件中。amp。 (!in [1]) amp。書寫時(shí)小圓點(diǎn)常常省去。 ?由于每個(gè)邏輯表達(dá)式是和一個(gè)邏輯電路相對(duì)應(yīng)的，因此表達(dá)式的化簡(jiǎn)也就能減少實(shí)現(xiàn)它的電路所用元件。 ?任何一個(gè)函數(shù)都可展開為若干個(gè)最小項(xiàng)之和，因此，可用卡諾圖表示任意一個(gè)邏輯函數(shù)。半加器可用反相門及與或非門來實(shí)現(xiàn)， 也可用異或門來實(shí)現(xiàn)。 ? P1的意義是：當(dāng) X1， Y1中有一個(gè)為“ 1”時(shí)，若有進(jìn)位輸入，則本位向高位傳送進(jìn)位，這個(gè)進(jìn)位可看成是低位進(jìn)位越過本位直接向高位傳遞的。圖中 P、 G輸出可用于把 4組 16位快速 ALU擴(kuò)展成 64位快速 ALU。 ? 時(shí)序電路內(nèi)必須要有能存儲(chǔ)信息的記憶元件 ——觸發(fā)器。在計(jì)算機(jī)中常用它來組成暫存器。 時(shí)序邏輯電路（按功能分） ?RS觸發(fā)器 ——其它寄存器電路的基礎(chǔ) S R Q Q R S Q ~Q 0 0 Q ~Q 0 1 1 0 1 0 0 1 1 1 nc nc S R Q Q R S Q ~Q 0 0 nc nc 0 1 1 0 1 0 0 1 1 1 Q ~Q 時(shí)序邏輯電路 （按功能分） ?JK觸發(fā)器 電路符號(hào)： 輸入 輸出 S CLR CLK J K Q 0 0 0 0 不變 0 0 1 0 1 0 0 0 1 0 0 0