【正文】 ............................................ 29 一 系統(tǒng)概述 頻率計(jì)由單片機(jī) 89C51 、信號(hào)予處理電路、串行通信電路、測(cè)量數(shù)據(jù)顯示電路和系統(tǒng)軟件所組成 ,其中信號(hào)予處理電路包含待測(cè)信號(hào)放大、波形變換、波形整形和分頻電路。為了兼顧頻率測(cè)量精度和測(cè)量反應(yīng)時(shí)間的要求 ,把測(cè)量工作分為兩種方法。采用這種顯示格式既保證了測(cè)量結(jié)果的顯示精度 ,又保證了測(cè)量結(jié)果的顯示范圍 (0. 100Hz 9. 99MHz) 。4K 字節(jié)可編程閃爍存儲(chǔ)器 在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0外部必須被拉高。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 XTAL2：來(lái)自反向振蕩器的輸出。 CPU 在讀 SBUF 時(shí)會(huì)指到接收寄存器，在寫時(shí)會(huì)指到發(fā)送寄存器，而且接收寄存器是雙緩沖寄存器，這樣可以避免接收中斷沒有及時(shí)的被響應(yīng)，數(shù)據(jù)沒有被取走，下一幀數(shù)據(jù)已到來(lái)，而造成的數(shù)據(jù)重疊問(wèn)題。 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 11 REM 為允許接收位， REM 置 1 時(shí)串口允許接收，置 0 時(shí)禁止接收。在模式 0，接收第 8 位結(jié)束時(shí)，由硬件置位。 波特率＝（ 2SMOD247。由 ILE、 CS、 WR1 的邏輯組合產(chǎn)生 LE1，當(dāng) LE1 為高電平時(shí)，數(shù)據(jù)鎖存器狀態(tài)隨輸入數(shù)據(jù)線變換， LE1 的負(fù)跳變時(shí)將輸入數(shù)據(jù)鎖存； * XFER：數(shù)據(jù)傳輸控制信號(hào)輸入線，低電平有效，負(fù)脈沖（脈寬應(yīng)大于500ns）有效； * WR2： DAC寄存器選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。 分頻器 采用 計(jì)數(shù)分頻的方法，產(chǎn)生計(jì)數(shù)閘門電平和一系列控制脈沖，并接受計(jì)數(shù)器和控制器的反饋。它有四個(gè)輸入 :標(biāo)準(zhǔn)時(shí)鐘脈沖輸入 CLK102溢出處理觸發(fā)TRIGGER、復(fù)位觸發(fā) RESET 和檔位狀態(tài) STAT[1..0]。五個(gè)輸出： 5個(gè) 5bit 十進(jìn)制 BCD 輸出。 else out = in。不是，則檢測(cè) OF 端口是否為 1，為 1 則有溢出，要進(jìn)行換檔， flag 標(biāo)志置 1，并發(fā)出 OFREGISTER 清零信號(hào) CLROF，沒有溢出，則檢測(cè)計(jì)數(shù)器最高兩位，兩位均為 0，則說(shuō)明檔位不夠，要調(diào)低檔位，輸入 輸出 CLK CLR OF 1 0 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 21 flag 標(biāo)志置 2，如果不均為 0，則該計(jì)數(shù)值有效， flag 置為 0； 當(dāng) 2T 脈沖到來(lái)時(shí)，檢測(cè)是否是復(fù)位周期，是 則跳過(guò)，不是則繼續(xù)。 flag = 0。 end end end end else if(count == 1) begin //T2 脈沖 count = count + 1。 另外，在高檔位向低檔位轉(zhuǎn)換時(shí)，會(huì)產(chǎn)生第一次測(cè)量不準(zhǔn)的現(xiàn)象，尤其是在第一檔上特別明顯。當(dāng)上述測(cè)量判斷過(guò)程直到計(jì)數(shù)閘門寬度達(dá)到 1s ,這時(shí)對(duì)應(yīng)的頻率測(cè)量范圍為 100Hz 999Hz ,如果測(cè)量結(jié)果仍不具有 3 位有效數(shù)字 ,頻率計(jì)則 使用定時(shí)方法測(cè)量待測(cè)信號(hào)的周期。 (2)系統(tǒng)軟件框圖 系統(tǒng)軟件設(shè)計(jì)采用模塊化設(shè)計(jì)方法。當(dāng)僅顯示 3 位有效數(shù)字時(shí) ,該項(xiàng)誤差可以忽略。 TH0=(6553646197)/256。 TH1=TL1=0。 } else { SEG1=tab1[11]。 SEG2=tab1[m%1000/100 ]。 if(m10) { SEG1=tab1[10]。 ulong m=0。由表 1 頻率測(cè)量對(duì)比表可以看出 ,頻率測(cè)量的測(cè)量精度大于周期測(cè)量的測(cè)量精度。待測(cè)信號(hào)周期的 3 個(gè)字節(jié)定點(diǎn)數(shù)首先通過(guò)截取高 16 位、設(shè)置數(shù)符和計(jì)算階碼轉(zhuǎn)換為上述格式的浮點(diǎn)數(shù)。計(jì)數(shù)閘門結(jié)束時(shí) TR 清 0 ,停止計(jì)數(shù)。 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 23 reset_reg = 0。 end else if(of == 0) begin //沒有溢出 if((IN3 == 0) amp。 always (posedge clk or posedge reset or posedge clr) begin if(reset) begin //復(fù)位脈沖 latch_stat = 1。 由上述介紹我們知道有三種情況能到達(dá) 0T 狀態(tài)：計(jì)數(shù)結(jié)束、計(jì)數(shù)中溢出和復(fù)位。 reg[3:0] out。為了解決在第一檔向第二檔轉(zhuǎn)換時(shí)等待時(shí)間過(guò)長(zhǎng)的問(wèn)題，分頻器由 TRIGGER 端口接收一個(gè)計(jì)數(shù)器的溢出脈沖，當(dāng)計(jì)數(shù)器溢出時(shí)，在脈沖上升沿將內(nèi)部計(jì)數(shù)器置為 FGATE 結(jié)束高電平的最后一個(gè)計(jì)數(shù)器值。四個(gè)輸入端口：時(shí)鐘脈沖 CLK、使能端 EN、清零端 CLRN、檔位狀態(tài)端 STAT[1..0]。 1，為保證誤差要求取 N≥ 100。這個(gè)DA 芯片以其價(jià)格低廉、接口簡(jiǎn) 單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，在單片機(jī)應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。 51 芯片的串口工作模式 0 的波特率是固定的，為 fosc/12，以一個(gè) 12M 的晶振來(lái)計(jì)算，那么它的波特率可以達(dá)到 1M。其它模式中則是在發(fā)送停止位之初，由硬件置位。表中的 fosc 代表振蕩器的頻率，也就是晶振的頻率。 串口通訊 單片機(jī)的結(jié)構(gòu)和特殊寄存器，這是你編寫軟件的關(guān)鍵。 /EA/VPP ：當(dāng) /EA 保 持 低 電 平 時(shí) ，則 在 此 期 間 外部 程 序 存 儲(chǔ) 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 GND：接地。由于將多功能 8 位 CPU 和閃爍存儲(chǔ)器組合在單個(gè)芯片中， ATMEL 的 AT89C51 是一種高效 微控制器，AT89C2051 是它的一種精簡(jiǎn)版本。測(cè)量結(jié)果的顯示格式采用科學(xué)計(jì)數(shù)法 ,即有效數(shù)字乘以 10 為底的 冪 。定時(shí) /計(jì)數(shù)器的工作由相應(yīng)的運(yùn)行控制位 TR 控制 ,當(dāng) TR置 1 ,定時(shí) / 計(jì)數(shù)器開始計(jì)數(shù) 。 （ 1）信號(hào)予處理電路 ............................................................ 錯(cuò)誤 !未定義書簽。 (2)單片機(jī)的引腳 ..................................................................... 錯(cuò)誤 !未定義書簽。 關(guān)鍵詞 :頻率測(cè)量 。 （ 1） CPLD簡(jiǎn)介 .................................................................... 錯(cuò)誤 !未定義書簽。在構(gòu)成為定時(shí)器時(shí) ,每個(gè)機(jī)器周期加 1 (使用 12MHz 時(shí)鐘時(shí) ,每 1us 加 1) ,這樣以機(jī)器周期為基準(zhǔn)可以用來(lái)測(cè)量時(shí)間間隔。這時(shí)頻率計(jì)的工作過(guò)程為 :首先定時(shí) / 計(jì)數(shù)器的計(jì)數(shù)寄存器清 0 ,然后檢測(cè)方波高電平是否加至定時(shí) / 計(jì)數(shù)器的輸入腳 。 AT89C2051 是一種帶 2K字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的單片機(jī)。 可編程串行通道 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在閑置 模式下， CPU 停止工作。它的各個(gè)位的具體 定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RI SM0、 SM1 為串行口工作模式設(shè)置位，這樣兩位可以對(duì)應(yīng)進(jìn)行四種模式的設(shè)置。在模式 1 中，當(dāng) SM2=0， RB8 是已接收數(shù)據(jù)的停止位。波特率是指串行端口每秒內(nèi)可以傳輸?shù)牟ㄌ匚粩?shù)。當(dāng)然一定的誤差是可以在使用中被接受的，就算使用 的晶體振蕩器也會(huì)因晶體本身所存在的誤差使波特率產(chǎn)生誤差，但晶體本身的誤差對(duì)波特率的影響是十分之小的，可以忽略不計(jì)。 三、系統(tǒng)及模塊設(shè)計(jì)與說(shuō)明 如左圖所示為數(shù)字頻率計(jì)測(cè)量頻率的原理圖。LATCH_STAT[1..0]＝ 2 時(shí)，鎖存器強(qiáng)制置 1FFFF， CLK無(wú)效。 FCLR 送計(jì)數(shù)器 CLRN 作為每次計(jì)數(shù)開始前的清零信號(hào)，送控制器 CLR 作為控制器內(nèi)部觸發(fā)信號(hào)。 input clk, set, reset。 flag 寄存器，用來(lái)標(biāo)志當(dāng)前計(jì)數(shù)置溢出或不夠。 reg counter_clrn, latch_clk, clrof, reset_reg。 stat_reg = stat。 //計(jì)數(shù)有效，鎖存 end end end else if(count == 2) begin //T3 脈沖 flag = 0。定時(shí) / 計(jì)數(shù)器的工作首先被設(shè)置為計(jì)數(shù)器方式 ,即用來(lái)測(cè)量信號(hào)頻率。浮點(diǎn)數(shù)用 3 個(gè)字節(jié)組成 ,第一字節(jié)最高位為數(shù)符 ,其余 7 位為階碼 。以南京電訊儀器廠制造的 E312B 型通用計(jì)數(shù)器為基準(zhǔn) ,用這次設(shè)計(jì)的頻率計(jì)對(duì)信號(hào)源進(jìn)行了測(cè)量 ,測(cè)量數(shù)據(jù)如表 1 所示。 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 28 四 參考文 獻(xiàn) [1 ] 周航慈著 . 單片機(jī)應(yīng)用程序設(shè)計(jì)技術(shù) [M] . 北京 :北京航空航天大學(xué)出版社 ,1991. [2 ] 李華等編著 . MCS 51 系列單片機(jī)實(shí)用接口技術(shù) [M] . 北京 :北京航空航天大學(xué)出版社 ,1993. [3 ] 侯伯亨 李伯成 . CPLD 原理及接口技術(shù) 西安電子科技大學(xué)出版社 [4 ] 夏路易等 . 電路原理圖與電路板設(shè)計(jì) 北京希望電子出版社 [5 ] 馬忠梅 . C語(yǔ)言應(yīng)用程序設(shè)計(jì) 北京航空航天大學(xué)出版社 [6 ] 張志良 . CPLD 原理與控制技術(shù) 機(jī)械工業(yè)出版社 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 29 附件 1：程序清單 /*一個(gè)機(jī)器周期采樣值為 1,下一個(gè)機(jī)器周期采樣為 0,則計(jì)數(shù)器加 1. 外部事件的最高計(jì)數(shù)頻率為晶振的 1/24,故最高計(jì)數(shù)為 。 if(l++==39) { l=0。 SEG4=tab1[m%100%10]。 SEG4=tab1[11]。 SEG3=tab1[m/10]。//開定時(shí)器 0 TR1=1。增加顯示的有效數(shù)字位數(shù)可降低該項(xiàng)誤差的影響。在執(zhí)行過(guò)程中 ,根據(jù)運(yùn)行流程分別調(diào)用各個(gè)功能模塊完成頻率測(cè)量、量程自動(dòng)切換、周期測(cè)量和測(cè)量結(jié)果顯示。然后判斷待測(cè)信號(hào)的下跳沿是否到來(lái) ,待測(cè)信號(hào)的下跳沿到來(lái)后 ,運(yùn)行控制位 TR 清 0 ,停止計(jì)數(shù)。具體程序見附錄。 //鎖存器置位 end else begin //向上調(diào)檔 stat_reg = stat_reg + 1。 end else if(clr) begin //清零信號(hào) T4 flag = 0。當(dāng) 3T脈沖到來(lái)時(shí)，清除中間狀態(tài)寄存器。 OFREGISTER 由 CLK 端接受計(jì)數(shù)器溢出脈沖在其上升沿置 1，當(dāng)控制器核心開始換檔工作時(shí)，通過(guò) CLR清除 OFREGISTER。 橋接器 BRIDGE 主要是為了數(shù)據(jù)對(duì)齊。 分頻器采用計(jì)數(shù)分頻的辦法，即使用一內(nèi)部寄存器，在時(shí)鐘脈沖上升沿加一計(jì)數(shù)，當(dāng)計(jì)到一定值時(shí)就改變 FGATE 的狀態(tài)，從而達(dá)到分頻的目的。數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 17 鎖存器 用來(lái)儲(chǔ)存有效計(jì)數(shù)值，以穩(wěn)定輸出。 數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告 202171 15 二、系統(tǒng)總體設(shè)計(jì) 計(jì)數(shù)器鎖存器分頻器控 制 器輸出待 測(cè) 信 號(hào)1 0 2 4 H z 標(biāo) 準(zhǔn) 時(shí) 鐘系 統(tǒng) 框