【正文】 片 )速度將會放緩 ,無法完成復雜的設(shè)計 ,消耗更多的能量。在 QuartusII 軟件中提供了兩種工具（ Simulator 和 Waveform Editor）便于進行仿真。 板級仿真及驗證 ： 主要 選取 第三方的板級驗證工具進行仿真 和 驗證，這些工具通過對設(shè)計的 IBIS,HSPICE 等模型的仿真，能 有效的 分析信號 在高速設(shè)計中是否 完整性 ， 電基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 16 磁 是否受 干擾 ， 等 其他 電路特性 。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 其 良好 的 支持第三方 EDA 工具 ，讓 用戶 能夠 使用 自己了解 的第三放 EDA 工具 ，并應(yīng)用于 設(shè)計流程的各個階段。具體以 VGA顯示模塊和圖像數(shù)據(jù) ROM為例進行詳細分析與操作。 要把一幅圖像的數(shù)據(jù)寫入 ROM,如何 寫入文件的格式 這一 問題 是 首先必須解決的 。首先 需要 把 BMP 圖像數(shù)據(jù)的 RGB 分量讀出，并且各取 1位，顏色分量值 也 取值 ‘ 1’ 或 ‘ 0’ 。它的模塊設(shè)計相比 VGA顯示模塊更為簡單 ,在項目中創(chuàng)建新的文件 ,編寫二分頻模塊代碼 ,保存編譯，最后進行原件的封裝 ,二分頻模塊原件如圖 : 圖 二分頻模塊 地址發(fā)生器模塊 地址發(fā)生器模塊主要是對圖像數(shù)據(jù)模塊中的地址線進行解碼，時鐘 clk 與二分頻模塊、圖像數(shù)據(jù)模塊 ROM 同步。通過 此 畢業(yè)設(shè)計 ， 我明白了自己原來 所掌握的 知識太理論化了，面對單獨的課題 產(chǎn)生著 很茫然 的 感覺 ， 自己要學習的東西還 很 多。 hs,vs,r,g,b : out STD_logic。039。039。event and clk50MHZ =39。139。 END 。 clk25MHZ:OUT STD_LOGIC)。 process(clk) begin if (rising_edge(clk)) then if (ht640 and vt480) then r=rgbin(2)。 end if。 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 35 附 錄 顯示掃描模塊代碼 LIBRARY IEEE。 不久的將來 ， VGA 接口的圖像與視頻監(jiān)控系統(tǒng)應(yīng)用 定 會很有 廣闊的 市場 。顯示器的像素分辨率是 640 480,像素時鐘 25Mhz，刷新頻率 60Hz177。 f red,f green ,f blue 顏色分量值的取值范圍都 是 0～ 255。 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 24 imgrom(圖像數(shù)據(jù) ROM) 圖像原理 當 VGA 顯示器要顯示一幀圖像，需要較 多 的數(shù)據(jù)量， FPGA 芯片內(nèi)置的 ROM 存儲器 很難 符合如此 大的數(shù)據(jù)存儲要求， 所以 必須 借助于 外部的存儲器存入圖像數(shù)據(jù)。注意其數(shù)據(jù)線寬為 3，恰好可以放置 RGB 三信號數(shù)據(jù)，因此此設(shè)計圖像僅能顯示 8種顏色。 Quartus II 支持 Altera 公司的 MAX3000A 系列、 MAX7000 系列、 MAX9000 系列、 ACEX1K系列、 APEX20K 系列、 APEXII 系列、 FLEX6000 系列、 FLEX10K 系列， 支持 MAX7000/MAX3000等乘積項器件 。 VHDL 的程序結(jié)構(gòu) 中最大的 特點 就 是將一項工程設(shè)計，或稱設(shè)計實體（可 是單個 元件， 單一 電路模塊或 一整個 系統(tǒng)）分成外部（ 即 可視部分及端口 )和內(nèi)部（ 即也視為 不可視部分），既涉及實體的內(nèi)部功能和算法完成部分 。布線 即指 FPGA 內(nèi)部里的各種連線資源被利用 ，并 根據(jù)布局的拓撲結(jié)構(gòu)能符合要求正確連接每個元件的過程。 圖 完整的 FPGA設(shè)計流程 QuartusII 軟件是 Altera 公司近年來提供的 FPGA 設(shè)計綜合集成開發(fā)環(huán)境，以下以QuartusII 軟件為例分析 FPGA 設(shè)計過程。這些可編輯的元件可以用來獲得一些基本的邏輯門電路 (如 ,AND,XOR,NOT),或更復雜的組合功能 ,如解碼器或數(shù)學方程。顯示協(xié)議定義了電子束的大小以及通過顯示屏的頻率，該頻率是可調(diào)的。硬件電路如下圖 : 圖 VGA接口與 FPGA的硬件電路圖 VGA 時序 VGA 圖像顯示控制的設(shè)計需要注意兩個問題：其中之一便是是時序的驅(qū)動，此乃完成設(shè)計的關(guān)鍵，時序若有不同，便不正常顯示，甚者會損害彩色顯 示器；最后是 VGA 信號的電平驅(qū)動。后兩種圖形模式統(tǒng)稱為 VGA圖形模式。 VGA 顯示接口 VGA接口是一種 D 型接口，上面共有 15針孔，分成三排 ， 每排五個。 VGA圖像控制器是一個較大的數(shù)字系統(tǒng)，傳統(tǒng)的圖像顯示的方法是 將 圖像數(shù)據(jù)傳輸?shù)接嬎銠C，并通過顯示屏顯示出在傳輸過程中， 在 圖像數(shù)據(jù) 中 的 芯片 需要不斷的信號控制，所以造成 芯片 的資源浪費，系統(tǒng)還需要依靠計算機，從而減少了系統(tǒng)的靈活性。 1987年 IBM推出了 一種 高分辨率的視頻傳輸標準 即 VGA（視頻圖形陣列）， 其具備 顯示速度快， 分辨率高， 和豐富的顏色等 特點。 FPGA 的運行速度快，管腳資源更加豐富，大規(guī)模的系統(tǒng)設(shè)計的實現(xiàn)相對簡單，大量軟核可供使用用，有利于二次開發(fā)使用，不僅如此，而且 FPGA 具備可重構(gòu)的能力，抗看等特點。 Hs 和 Vs 的時序圖。板上的 VGA接口只需使用其中的五個引腳，其中行、幀同步信號直接由 FGPA輸出；紅、綠、藍三色信號使用 FPGA上 8個引腳， 8位數(shù)據(jù) ，其中紅色兩基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 10 位，綠色及藍色各三位，通過電阻網(wǎng)絡(luò) D/A變換后在顯示器顯示輸出值， DA轉(zhuǎn)換器在這個電阻網(wǎng)絡(luò)上被模擬 ， 輸入信號的電壓被分成幾段。當電子束向正方向移動時，信息才顯示，即從左至右、從上至下。 1。 FPGA 設(shè)計流程 一般來講 , FPGA 的完整設(shè)計過程 ,包括電路設(shè)計與輸入、功能仿真、全面、綜合仿真 ,實現(xiàn)和布局布線、布局仿真與驗證 ,配線板級仿真與驗證、調(diào)試和加載配置。 實現(xiàn)布局及布線 ： 在具體的 FPGA/CPLD 器件上適配綜合生成 的邏輯網(wǎng)表 ,這么一個個過程唄稱之為實現(xiàn)過程。 但是 在 一些 技術(shù) 較為 先進 的單位，它也被用來設(shè)計ASIC。該軟件具備諸多特點（例如：開放性，與結(jié)構(gòu)無聯(lián)系，多平臺設(shè)計，完全集成化，設(shè)計庫豐富、工具模塊化等）， 支持原理圖、 VHDL、 VerilogHDL以及 AHDL等多種設(shè)計輸入形式，內(nèi) 部鑲有自帶的 綜合器 和 仿真器， 能夠 完成從設(shè)計輸入到硬件配置的完整 PLD設(shè)計流程。否則 R=G=B=0），并把 R、 G、 B 的值通過 VGA 接口傳送給 VRT 顯示器 [9]。 圖 保存設(shè)計文件 在圖 中的【 File】菜單中點選【 Save as】存盤并保證該文件添加到了工程中，文件名為默認的即可。位圖文件 的 大小、寬、高、實現(xiàn)調(diào)色板、圖像素值得到位等 可以通過 處理位圖時 依據(jù) 文件的這些結(jié)構(gòu)得到 [11]。 圖 選擇 imgrom模 塊數(shù)據(jù)線和地址線寬度 圖 選擇地址鎖存信號 inclock 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 28 單擊 NEXT 按鈕后出現(xiàn)圖 的界面，在選擇系統(tǒng)默認的 Auto。系統(tǒng)設(shè)計方案 、 硬件描述語言設(shè)計以及開發(fā)工具的性能 決定了 該系統(tǒng)性能高低。 在 動手的能力大大提高 之余 ，充分體會在創(chuàng)造過程中探索的艱難和成功時的喜悅。039。139。 二分頻器模塊代碼 LIBRARY IEEE。 USE 。 end process。 end if。b=39。 end if。 end vga640480。終于完 成 了有種 解脫 的感覺。 Imgrom（圖像數(shù)據(jù) rom），二分頻模塊，地址譯碼器，把它們連線組成系統(tǒng)的原理圖，如圖 所示 : 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 30 圖 系統(tǒng)原理圖 單擊【 assimnment】 【 devixe】選擇正確芯片 EP1C12Q240C8，如圖 所示 : ， 圖 選擇正確芯片 EP1C120240C8 隨后完成芯片中對應(yīng)的 VGA接口的管腳配置。同理，顏色 的 分量值 f green , f blue 可取得相應(yīng)的 0,1二值 [12]。 其中 ， BMP格式圖像 作為 一種很常見的圖像格式， 無壓縮處理，且 具備 相對簡單文件結(jié)構(gòu)，易于處理，在本設(shè)計中采用了 BMP 圖像作為研究對象。垂直同步計數(shù)器在每個 HS 脈沖信號來臨時自動加 1，譯碼值產(chǎn)生 VS 信號。 LogicLock 軟基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 18 件的 模塊設(shè)計功能 得到相當?shù)母倪M ， 增加了 FastFit 編譯選項，網(wǎng)絡(luò)編輯性能 得于推薦 ，此外 調(diào)試能力 明顯提升很多 。符合市場的需求，使得規(guī)模大的系統(tǒng)高效，高速的完成由有多人或者多個研發(fā)組同時并行工作才得以實現(xiàn)。 VHDL 簡介 VHDL語言是一種 被 用于電路設(shè)計 中 的高級語言。 綜合優(yōu)化：是指將設(shè)計輸入 (HDL 語言、原理圖 )翻譯成由基本邏輯單元（與、或、非門 ,RAM,觸發(fā)器等）組成的邏輯連接 (網(wǎng)表 ),依照其目標與要求 (約束條件 )，將生成的邏輯連接優(yōu)化 ,同時輸出 edf和 edn等格式標準的網(wǎng)表文件 ,能為 FPGA/CPLD廠家的實現(xiàn)布局布線器。 CPLD 得設(shè)計基于 E2CMOS 工藝 ,它的 基本邏輯單元則是由一些與、或陣列外加觸發(fā)器構(gòu)成的 ， 但 FPGA 則選擇 SRAM 工藝進行設(shè)計 ， 基本邏輯單元依據(jù)查找表而進行設(shè)計。 VGA控制器產(chǎn)生水平同步時序信號（ HS）和垂直同步時序信號 (VS)，調(diào)節(jié)在每個像素時鐘視頻數(shù)據(jù)的傳送。以下提供的 VGA系統(tǒng)和時序信息作為例子來說明 FPGA在 640 480模式下是如何驅(qū)動 VGA監(jiān)視 器的。當今的顯示器都采用光柵掃描這一方式來進行它的屏幕掃描。顯示則采取逐行掃描得方式解決，使得從陰極射線槍中發(fā)出的電子束得以打在具有熒光粉得熒光屏上，產(chǎn)生R， G，三基色的彩色像素。 ◆ 當高速數(shù)據(jù)進行傳輸時，減少高頻噪聲干擾。 蕪湖職業(yè)技術(shù)學院專 科畢業(yè)設(shè)計 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 學生姓名 學 號 1304010123 所 在 系 信息工程系 專業(yè)名稱 嵌入式技術(shù)與應(yīng)用 班 級 2021級 1 班 指導教師 蕪湖職業(yè)技術(shù) 學院 二○一 五 年 十 月 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計 1 摘 要 本文介紹了 一種利用可編程邏輯器件實現(xiàn) VGA 圖像顯示控制的方法，闡述了 VGA圖像顯示控制器中 VGA 顯像的 基本原理以及功能演示， 利用可編程器件 FPGA 設(shè)計 VGA圖像顯示控制的 VHDL 設(shè)計方案，并在 Altera 公司的 QuartusII 軟件環(huán)境下完成 VGA 模塊的設(shè)計。此外設(shè)