【正文】 話可以以實際電路仿真結(jié)果來找到最佳工作點，尤其當自己掌握的理論出現(xiàn)漏洞時，不斷的嘗試各種參數(shù)能為電路找到一個使性能最佳的參數(shù)。所以， 盡量不要復制電路， 因為每個電路都有自己的特殊性， 復制可能導致電路的某個微小部分和具體實際電路不一致，導致工作異常，而這種錯誤很難發(fā)現(xiàn)，因為電路制作者對復制的電路沒有強的“戒備心”，默認為復制的就是好的。 差分放大電路采用 雙端輸入，單端輸出 ， V1 是同相輸入端， V2 是反相輸入端，判斷同相好反相的方法是輸入電壓與輸出電壓的數(shù)值關(guān)系來判定同相和反相端。 R2R1 + R2 電路工作過程中，假設 t=0 時， Vo=Voh，且 C 上面的起始電壓為零，此時，Voh 通過 R 向 C 充電， C 上的電壓按照指數(shù)規(guī)律上升，直到 Vc 的值等于輸入電壓高電平 Vih 時停止，注意，此處的電容 C 上的電壓等效為這個運算放大器的輸入電壓。 首先分析 RC 滯后移相電路部分，此部分可以簡化為 以下電路示意圖 RC 振蕩電路的頻率為 f ?? = R3 只要基準偏置電路逃離零電流狀態(tài)，會立即驅(qū)動其自身進入期望的穩(wěn)定狀態(tài)。一旦抵達想要的工作點，還要求啟動電路不能妨礙正常的偏置電路 的 基準工作點 。 這個振蕩電路由一個 RC 滯后移相電路和滯回比較電路組成。 R5R4 +R5 這個電壓比較器采用的是一個運算放大器電路處于開環(huán)狀態(tài)的差分 反相 放大器電路。 核心所在 ： 在之前的實驗中，我曾經(jīng)做過類似的電路，我理所當然地直接把前面的電路部分復制過來，沒有再關(guān)注它的電壓設置情況。再者就是在電路仿真的過程中，要不斷總結(jié)經(jīng)驗，多多鍛煉，但是同時也不能把之前的經(jīng)驗盲目不加分辨的應用在新的電路設計中，我就曾經(jīng)因為不 假 思索地直接復制電路而吃過虧。啟動電路防止偏置電路處在零電流的狀態(tài)，在啟動了偏置電路之后停止工作；偏置電路為這個電路提供偏置電壓；振蕩電路用來產(chǎn)生目標方波，遲滯電路將輸出的方波整形； T 觸發(fā)器電路把輸出波形的占空比調(diào)制為 50%。 R3 R1R1 + R2 +?????? 這個偏置電路的特點是對溫度的變化的敏感性較低，其一，從上面的公 式可以看出， Vth 被消掉了， Vth 一般隨著溫度的升高減小，所以這個因素被消掉了；其二，在保證 RS 與溫度變化無關(guān)的條件下，偏置電路的溫度敏感性很低。 Cadence cdsSPICE 是眾多使用SPICE 內(nèi)核的電路模擬軟件之一。此外， R1 要比 R2 的阻值大許多 ，這樣才能讓 M1 也截止，整個自啟動電路停止工作。 0 ω/ω0 φ(ω) 模擬集成電路設計實驗 8 通常需要 3 節(jié)以上的 RC 網(wǎng)絡才能構(gòu)成反饋振蕩器，因為電路必須提供 180 度相移，此處我僅采用了一節(jié) RC 相移網(wǎng)絡電路，因為在滯回比較電路部分提供了足夠的相移和增益，滿足了振幅起振條件。 d(Vc)??(??)代入上式，可得 ????? = R3 輸出電壓特性圖 上圖中 V’在實際電路中范圍較小，比較難調(diào)，所以將 M1 和 M2 的柵極相連，使得兩邊的 Vgs 相等，穩(wěn)定輸出電壓的直流工作點。 振蕩器電路示意圖 3. 振蕩器的輸出電壓 問題： 調(diào)好 T 觸發(fā)器之后，我發(fā)現(xiàn)自己振蕩器的輸出電壓，也就是要供給 T 觸發(fā)器的輸入電壓太小，才 200mv，根本無法使得觸發(fā)器翻轉(zhuǎn)，所以我開始改變振蕩器電路的設置，元件的參數(shù)等等，在多次調(diào)節(jié) R R R C0 以及那些 CMOS 管的寬長比的值，但是 M9 的電壓值始終上不去 此處節(jié)點設為 T1 此處節(jié)點設為 T2，這是振蕩電路的輸出節(jié)點 此處節(jié)點設為 T3 模擬集成電路設計實驗 25 解決 ： 如前一面的振蕩電路示意圖所示，我先把振蕩器斷開，調(diào)整好了運算放大器的區(qū)之后再開始調(diào)節(jié)輸出。 核心所在： 在給 R1 電壓的時候，我沒有思考太多，按照以往的經(jīng)驗直接給了一個零電壓。 若 V1V2，則 V0 高電平；若 V1V2，則 V0 低電平； 差模增益為： ??vd = gm4 d(Vc)??(??) +Vc 解出這個一階線性非齊次方程，我得出了 Vc = Vi = Voh(1? e?t??)，其中 ?? = R3 R 和 C 都是定時元件，輸出的兩個門限電壓的計算如下。 模擬集成電路設計實