【正文】 7 when 8=d=1111111。 when 100=n=m1。 when 1000=num=8。h0=h。039。 基于 VHDL 語(yǔ)言的電子表設(shè)計(jì) 12 elsif en=39。 and p=010 then s1=num。 end if。 秒低位 ss0:process(t) is begin 基于 VHDL 語(yǔ)言的電子表設(shè)計(jì) 11 if t39。 end dzb。輸出管腳有：數(shù)碼管位選輸出 sel~sel0,數(shù)碼管段選輸出 d6~d0。 case w is when 000=n=s0。h0=h。 end if。 end process。event and t=39。 end if。設(shè)置一個(gè)三位的二進(jìn)制開(kāi)關(guān) p2,p1,p0，通過(guò)編碼電路實(shí)現(xiàn)選擇置數(shù)位?？刹捎脭?shù)碼管或液晶顯示，最好設(shè)計(jì)出個(gè)性化顯示界面。此電子表需要有置數(shù)功能，加一個(gè)控制開(kāi)關(guān)，當(dāng) 開(kāi)關(guān)為低電平時(shí)計(jì)數(shù)，當(dāng)開(kāi)關(guān)為高電平時(shí)置數(shù)。 then 計(jì)數(shù)語(yǔ)句 elsif en=39。 秒的低位為十進(jìn)制，當(dāng)?shù)?10 個(gè)計(jì)數(shù)單位到達(dá)時(shí)， 計(jì)數(shù)值清零，并 產(chǎn)生一個(gè)進(jìn)位信號(hào)，用以更高位的計(jì)數(shù)，而其他時(shí)候進(jìn)位信號(hào)為低電平，既沒(méi)有進(jìn)位 輸出 。 and p=001 then s0=num。 elsif en=39。 end if。 else w=w+1。 sel=w。置數(shù)選擇 x:in std_logic_vector(3 downto 0)。 end if。139。 end if。 c2=39。139。 end if。 when 0101=num=5。 when 001=n=s1。 4 when 5=d=1101101。 _ when others=null。 when 111=n=h1。 end case。 when 20 to 23 =h1=2。139。 end if。 end process。event and c0=39。 then if en=39。置數(shù)值 signal n:integer range 0 to 10。還有時(shí)的高低位如何在數(shù)碼管上顯示 出來(lái) 的問(wèn)題 ， 因?yàn)闀r(shí)是二十四進(jìn)制的，自己想了很久也沒(méi)有辦法解決，后來(lái)請(qǐng)教同學(xué)，經(jīng)同學(xué)點(diǎn)撥，采用分段賦值的方法讓時(shí)的地高位分別顯示。 第 10 種狀態(tài)，顯示分與秒之間的短線。 when 20 to 23 =h1=2。 分與秒類(lèi)似，也是一個(gè) 60 進(jìn)制 的計(jì)數(shù)器，可用十進(jìn)制和六進(jìn)制組合實(shí)現(xiàn)。139。039。計(jì)數(shù)單位為 1 秒，對(duì)脈沖 clk 進(jìn)行分頻，得到 周期為 1 秒的計(jì)數(shù)單位 t。 ③ 當(dāng) p2p1p0 為“ 010”時(shí)，秒 高 位置數(shù)。 45 分，幅度調(diào)整 +3 分，頻率測(cè)量及顯示 +5 分。 二、設(shè)計(jì)思路 電子表其實(shí)質(zhì)為計(jì)數(shù)器， 計(jì)數(shù)單位為 1 秒。139。 end if。 end if。 c1=39。139。event and clk=39。 when others=null。 entity dzb is port (clk:in std_logic。event and clk=39。039。 進(jìn)位 else s1=s1+1。 c2=39。039。139。 when 0010=num=2。 end if。 1 when 2=d=1011011。 end architecture behaver。 基于 VHDL 語(yǔ)言的電子表設(shè)計(jì) 14 end process。event and clk=39。 end case。 end if。 分高位 mm1:process(c2) is begin if c239。139。039。 c0=39。 signal c0,c1,c2,c3:std_logic?；?VHDL 語(yǔ)言的電子表設(shè)計(jì) 10 七、附錄 電子表源程序： library ieee。 when 101=n=10。 end case。由于數(shù)碼管只能顯示 0~9的數(shù)