【正文】 當(dāng)然，由于 FPGA 的驅(qū)動能力有限，當(dāng)點(diǎn)陣 LED顯示亮度不夠時，需要添加 LED 驅(qū)動電路以得到合適的 LED 顯示亮度。 ARCHITECTURE ar OF mux21 IS BEGIN PROCESS (a,b,s) begin IF s=39。 USE 。但是這么大的分頻需要仿真時間很久。 WHEN “0100000000”=DOUT=”11111111”。由于本系統(tǒng)只是驗(yàn)證可行性的一個設(shè)計，不需要建立大的字庫所以采用第二種方案。例如兩個 256 8 的 ROM 塊可 16 組成一個 256 16的 ROM，兩個 512 4的 ROM塊可組合成一個 512 8的 ROM，如果需要，可以將所有的 EAB 級聯(lián)成一個 RAM/ROM。 USE 。)then t=31； elsif(rising_edge(clk_scan))then if(t=t39。將這個序列存到 ROM 中進(jìn)一步通過尋址的方法來控制該數(shù)據(jù)序列的釋放過程，就可實(shí)現(xiàn)在 LED 發(fā)光二極管點(diǎn)陣上滾 動顯示多漢字信息的目的。該技術(shù)具有系統(tǒng)設(shè)計效率高、集成度好、保密性強(qiáng)、易于修改、易于實(shí)現(xiàn)等優(yōu)點(diǎn)，因此而成為當(dāng)今數(shù)字系統(tǒng)設(shè)計的主流技術(shù)。但是由于其實(shí)現(xiàn)方式的局限性，該方案只能實(shí)現(xiàn)漢字的滾動顯示。電路原理圖方式描述比較直觀和高效，對綜合軟件的要求不高。 FPGA一般由 3種可編程電路和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器 SRAM組成。 因此研究點(diǎn)陣列 LED 顯示控制器的設(shè)計方法具有重要的理論和現(xiàn)實(shí)意義。隨著國際 LED 顯示屏生產(chǎn)大廠不斷把生產(chǎn)基地轉(zhuǎn)移至國內(nèi)， 加之國內(nèi)眾多的 LED 顯示屏本土企業(yè)，中國正在成為全球 LED 顯示屏的主要生產(chǎn)基地。 本系統(tǒng)利用數(shù)字系統(tǒng)設(shè)計自動化 (EDA)技術(shù)實(shí)現(xiàn)了全硬件方式的 LED 點(diǎn)陣顯示。 crossover produce different frequency. The FPGAdefined ROM preserves the data of the Chinese characters that will be displayed, and it sends the data, by way of a 16bit data width, to the end of the LED plot array module. With the arrayscanning controller, the Chinese characters achieve their rolling system has realized the entire hardware way LED lattice demonstration using the number system design automation (EDA) technology. Using FPGA internal physics resources, nonerasable storage ROM and major function module design in FPGA. It had demonstrated fully the EDA technical design39。據(jù)統(tǒng)計， 2020 年中國大陸的 LED 需求量約 240 億只，應(yīng)用市場達(dá) 300 億元， 2020 年總需求量為 300 億只，應(yīng)用市場達(dá)到 360 億元。 4 2 方案 設(shè)計 FPGA 的介紹 FPGA是現(xiàn)場可編程門陣列（ Field Programmable Gate Array） 的簡稱，與之相應(yīng)的 CPLD是復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device） 的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以有時可以忽略這 兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或 CPLD/PGFA。具體的設(shè)計輸入方式有以下幾種： 。其行輸入端與FPGA 內(nèi)的只讀存儲器 ROM 的 16 位數(shù)據(jù)輸出端口相連； 32 個列控制端與兩個416 譯碼器 A、 B 的輸出相連 ； 而譯碼器 A、 B 的輸入端和片選信號又與 FPGA內(nèi)的列掃描控制模塊的輸出端口 scan4scan0 相連。兩個 416譯碼器 (74LS154)和一個反相器配合 FPGA中的行掃描控制模塊共同完成了 16 16 點(diǎn)陣顯示模塊的 32 行的掃描控制。此外一次驅(qū)動一列或一行（ 8 顆 LED）時需外加驅(qū)動電路提高電流，否則 LED 亮度會不足。 USE 。039。high)then 通過 n來控制 tx的計數(shù)范圍 tx： =0； else tx： =tx+1； end if； if(tx=n8)then 通過 n 來控制 x 的增加 if(x=x39。 該初始化數(shù)據(jù)的建立是在上述的 LMP_ROM 設(shè)計過程中通過指定一個后綴名為 .mif 的初始化文件來實(shí)現(xiàn)的。 WHEN “0011010111”=DOUT=”11110111”。 END CASE。這一點(diǎn)就可以保證沒有毛刺產(chǎn)生。； end if； end if； end process； 圖 為分頻電路生成的元件符號。顯示控制器由 現(xiàn)場可編輯邏輯門陣列 （ FPGA）EPF10K10 來實(shí)現(xiàn) 。北京：電子工業(yè)出版設(shè)， [5] 王 振紅 ,張常年 .電子技術(shù)基礎(chǔ)實(shí)驗(yàn)及綜合設(shè)計 .北京：機(jī)械工業(yè)出版社， [6] 朱 兆國，林剛勇 ,馬善農(nóng)，王海濤 .電子電路設(shè)計技術(shù) .北京：國防工業(yè)出版社， [7] 劉 愛榮 ,王振成，曹瑞 ,盧印舉 .EDA技術(shù)與 CPLD/FPGA開發(fā)應(yīng)用簡明教程 .北京：清華大學(xué)出版社 ， [8] 康 萬新 ,謝維成 ,楊加國 .畢業(yè)設(shè)計指導(dǎo)及案例剖析 —— 應(yīng)用電子技術(shù)方向 .北京：清華大學(xué)出版社 , [9] 華成 英 ,葉朝輝編 .可編程控制器原理及應(yīng)用 . 清華大學(xué)出版社， 2020 [10] 張進(jìn) 秋 編著 .可編程控制器原理及應(yīng)用實(shí)例 .機(jī)械工業(yè)出版社 [11] 林克 明 ,陳羽 ,郭從良編著 .微控制器系統(tǒng)原理與應(yīng)用 . 北京：科學(xué)出版社， 2020 [12] 潘松 ,王國棟編著 .VHDL實(shí)用教程 .成都 :電子科技大學(xué)出版社， 2020 [13] 朱 明程，孫普譯 .可編程邏輯系統(tǒng) 的 VHDL設(shè)計技術(shù) .南京 :東南大學(xué)出版社 ,1998. [14] 焦 素敏主編 .EDA應(yīng)用技術(shù) .北京 :清華大學(xué)出版社， 2020 [15] 鄭 君里 等 .信號與系統(tǒng)（第二版）上 ,下冊 北京 :高等教育出版社 [16] 劉 寶琴等 .ALTERA可編程器件及其應(yīng)用 .北京：清華大學(xué)出版社， 1995 [17] 任曉 東 .CPLD/FPGA高級應(yīng)用開發(fā)指南 .北京：電子工業(yè)出版社 ,2020 [18] 求實(shí) 科技 .CPLD/FPGA應(yīng)用開發(fā)技術(shù)與工程實(shí)踐 .北京：人民郵電出版社，2020 [19] 億特 科技 .CPLD/FPGA應(yīng)用系統(tǒng)設(shè) 計與產(chǎn)品開發(fā) .北京：人民郵電出版社，2020 28 [20] 程 云長 .可編程邏輯器件與 VHDL語言 .北京：科學(xué)出版社， 2020 [21] designer39。 24 圖 多路選擇器程序的仿真 25 結(jié) 論 本設(shè)計是 基于 VHDL 語言的點(diǎn)陣列 LED 顯示控制器的設(shè)計 。； else clk_scan=39。對于本電路可以把計數(shù)器從二進(jìn)制碼計數(shù)器改為格雷碼計數(shù)器。 WHEN “0101000101”=DOUT=”11101000”。 WHEN “0011010101”=DOUT=”11110110”。并完成相應(yīng)的配置環(huán)節(jié)就獲得了要求的 256 字節(jié)的只讀存儲器 ROM。139。039。 USE 。 圖 8 8 點(diǎn)陣 LED 外觀圖 10 點(diǎn)陣 LED 掃描法介紹 點(diǎn)陣 LED 一般采用掃描式顯示，實(shí)際運(yùn)用分為三種方式： （ 1）點(diǎn)掃描 （ 2）行掃描 （ 3）列掃描 若使用第一種方式，其掃描頻率必須大于 16 64=1024Hz，周期小于 1ms 即可。 系統(tǒng)由 FPGA 中的掃描控制模塊、只讀存儲器 ROM 和 FPGA 外面的 LED 點(diǎn)陣顯示模塊、一個反相器和兩個 416 譯碼器構(gòu)成。本 設(shè)計是采用一種 6 32 路動態(tài)分時掃描技術(shù)來實(shí)現(xiàn)的。 CPLD/FPGA軟件設(shè)計可分為兩大塊：編程語言和編程工具。在 EDA 開發(fā)工具軟件美國 ALTERA 公司的 MAX+plus II 的支持下，本設(shè)計通過了編譯、適配和軟件仿真驗(yàn)證。 LED 顯示技術(shù)的應(yīng)用涉及社會經(jīng)濟(jì)的許多領(lǐng)域，主要包括：證券交易、金融信息顯示 ； 2 機(jī)場航班 信息顯示。 關(guān)鍵詞 ： VHDL； FPGA； EDA技術(shù) ； LED II Title Lattice Design of LED system based on FPGA Abstract LED(Light Emitting Diode) display screen attracts more and more people in recent years as a high technology production. With the LED display screen widely used in many fields, there exposed some new problems in the application: one puter can only control a LED display development of the microelectronics technique, especially the development of the programmable logic device, enable the microelectronic producer to offer the programmable logic devices of different scale to user, make the designer realize the function of the electronic system through designing the chip. This system is posed of a scanning control mod