【正文】 以后還可以考慮加入其他功能，如加入溫度顯示(DBl820)，加入監(jiān)控單元的設(shè)計(jì)等。仿真文件 simulation report 通常會(huì)自動(dòng)彈出，否則選擇 processing?simulation report 。在 Configuration 選項(xiàng)頁(yè)，選擇配置器件為 EPCS1，其配置模式選擇為activeserial。離開對(duì) FPGA 結(jié)構(gòu)的詳細(xì)了解, 設(shè)計(jì)人員就不可能優(yōu)化設(shè)計(jì)。 when others=keyr=XFFFF。elsif S=0011 then 息 3 case cdount is when 0000=keyr=XFFDF。 when 0010=keyr=X0380。 when 0100=keyr=X7398。 when 0110=keyr=X0080。 when 1000=keyc=0000000100000000。 elseS=S+1。 本次設(shè)計(jì)“淮、安、信、息”漢字樣式設(shè)計(jì)程序如下：library ieee。 端口定義 輸入信號(hào)Sel:out std_logic_vector(3 downto 0))。lpm_port_updown : STRING。RS232 串口用于上位機(jī)與下位機(jī)的數(shù)據(jù)傳輸，JTAG 接口用于程序下載與調(diào)試 串口電路FPGA 的電平為 TTL 電平(即：高電平 — +,低電平 — 0V)，而計(jì)算機(jī)串口電平為 RS232 電平(即：高電平 — 12V,低電平 — +12V),所以，計(jì)算機(jī)與單片機(jī)之間進(jìn)行通訊時(shí)需要加電平轉(zhuǎn)換芯片。輸入接口是通過(guò)串口即 RS232 以及 JTAG 下載線來(lái)實(shí)現(xiàn)從 PC 上位機(jī)傳輸數(shù)據(jù)至下位機(jī)。STC89LE52RC 是一款低功耗、高速且抗干擾能力強(qiáng)的單片機(jī)。若使用第二和第三種方式，則頻率必須大于 168=128Hz，周期小于 即可符合視覺(jué)暫留要求。由于列是由一個(gè)向量決定，而每一時(shí)刻的值只能有一個(gè)固定的值，因而只能使某一列的若干個(gè)點(diǎn)亮，因此就決定了只能用逐列掃描的方法。（3）全彩 LED 顯示屏方面，目前高亮度 LED 已可以產(chǎn)生紅、綠、藍(lán)三原色的光，組成大型全彩 LED 顯示屏，目前大型 LED 看板的使用以日本、中國(guó)、香港、韓國(guó)、臺(tái)灣、新加坡等亞洲地區(qū)為主，歐洲及美國(guó)其次。以上兩種應(yīng)用需要為 LED 提供電能及熱能保護(hù)，以增加其耐用性。而隨著世博會(huì)的臨近，LED 顯示屏將廣泛的應(yīng)用在體育場(chǎng)館以及道路交通指示中，LED 顯示屏在體育廣場(chǎng)中的應(yīng)用將出現(xiàn)快速增長(zhǎng)。關(guān)鍵詞：LED 點(diǎn)陣；FPGA；VHDL 語(yǔ)言；漢字滾動(dòng)顯示AbstractIIAbstractPrimary research is based on FPGA, Led Scrolling dot matrix characters. First described based on field programmable gate array (FPGA) hardware circuit, as well as the principle character dot matrix display。在世界各國(guó)環(huán)保議題日漸重視的趨勢(shì)下，LED 照明產(chǎn)業(yè)將扮演極重要的角色，其主要應(yīng)用在于室內(nèi)、室外照明以及街燈等高功率產(chǎn)品。隨著電子設(shè)計(jì)自動(dòng)化（EDA ）技術(shù)的進(jìn)展，基于可編程 FPGA 器件進(jìn)行系統(tǒng)芯片集成的新設(shè)計(jì)方法，也正在快速地到代基于 PCB 板的傳統(tǒng)設(shè)計(jì)方式。系統(tǒng)軟件設(shè)計(jì)主要是設(shè)計(jì) FPGA 芯片進(jìn)行控制所需要的相關(guān)程序，這部分程序采用 Verilog 語(yǔ)言進(jìn)行編寫。可以設(shè)計(jì)一些比較復(fù)雜的算法來(lái)控制這個(gè)數(shù)組，使設(shè)計(jì)的系統(tǒng)不但可以滾動(dòng)顯示漢字，還可以擴(kuò)展一些其它的顯示效果。第三章 硬件設(shè)計(jì)9第三章 硬件設(shè)計(jì) 功能要求設(shè)計(jì)一個(gè)室內(nèi)用 1616 點(diǎn)陣 LED 圖文顯示屏，要求在目測(cè)條件下 LED 顯示屏各點(diǎn)亮度均勻、充足，可顯示圖形和文字，顯示圖形或文字應(yīng)穩(wěn)定、清晰無(wú)串?dāng)_。數(shù)據(jù)采集同樣使用德州儀器的 TLC5510，最高采樣率為 20M。 231U9BWFJ0C6DGNV圖 31 電源接口及開關(guān)電路 如圖 所示，該復(fù)位電路可以實(shí)現(xiàn)對(duì)系統(tǒng)的初始化作用。LIBRARY lpm?；窗残畔⒙殬I(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)論文14如圖 32 所示： 圖 32 仿真波形圖從上圖可以看出，該模塊為十六進(jìn)制的計(jì)數(shù)器，當(dāng) CLK 給予脈沖時(shí)輸出為前一個(gè)數(shù)值加 1，例如：在 前輸出為 0AH，在這個(gè)時(shí)刻 CLK 給予觸發(fā)脈沖， 后輸出值為 0BH。Else Lie=1111。signal dount: std_logic_vector(9 downto 0)。 when 0001=keyc=0000000000000010。 end case。 when 1111=keyr=XFFFF。 when 1101=keyr=X439E。 when 1011=keyr=X53C9。 when 1001=keyr=XA996。成本高、風(fēng)險(xiǎn)大, 而通常對(duì)每個(gè)ASIC 品種的需求量往往不大,NRE 費(fèi)用分?jǐn)偟矫總€(gè)產(chǎn)品上價(jià)太高, 用戶無(wú)法接受。 編譯前設(shè)置（1）選擇目標(biāo)芯片。設(shè)置 clk 的時(shí)鐘周期為 2us 占空比為 50%。 展望通過(guò)該系統(tǒng)的研究與設(shè)計(jì)，不僅使我的專業(yè)理論和實(shí)踐得到了很好的結(jié)合，也鍛煉了我在遇到難題時(shí)獨(dú)立思考和解決問(wèn)題的能力。 ,2022 年.,2022 年. 原理、,1999 年. ,2022 年.， 3 ,2022,2022, VHDL ,2022,陳恒,2022， ，2022，張皓， ，2022， Verilog ，2022（EDA），2022， ，2022淮安信息職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)論文32。完成此次設(shè)計(jì)后，我不僅能對(duì) Quartus II 開發(fā)仿真軟件熟練操作，能達(dá)到學(xué)以致用，同時(shí)還掌握了矩陣鍵盤和 1616 點(diǎn)陣的工作原理。設(shè)置仿真時(shí)間為 50us,保存波形文件為 。 調(diào)試與仿真 創(chuàng)建工程在 Quartus II 中新建一個(gè) VHDL File 文件，將 VHDL 代碼輸入這個(gè)文件，并保存到工作目錄，名為 。對(duì)于前兩種, 需要支付不可重復(fù)使用的工程費(fèi)用 NRE (Non recurring Engineering) , 主要用于芯片的流片、中測(cè)、分析的工程開銷, 一次費(fèi)用一般在 1 萬(wàn)至數(shù)萬(wàn)美元以上。 when 0111=keyr=XA89A。 when 1001=keyr=X50C9。 when 1011=keyr=X73CE。 when 1101=keyr=XB3CD。 when 1111=keyc=1000000000000000。 end process。end led16。139。lpm_counter_ponent : lpm_counterGENERIC MAP (lpm_direction = UP,lpm_port_updown = PORT_UNUSED,lpm_type = LPM_COUNTER,lpm_width = 8)PORT MAP (clock = clock,q = sub_wire0)。第四章 軟件設(shè)計(jì)13第四章 軟件設(shè)計(jì) 十六進(jìn)制計(jì)數(shù)器設(shè)計(jì) 是十六進(jìn)制的計(jì)數(shù)器，其輸出端控制行和列驅(qū)動(dòng)控制器的輸出數(shù)據(jù)；其描述如下：LIBRARY ieee。 FPGA 控制模塊該部分電路是系統(tǒng)控制和數(shù)據(jù)處理的核心，主要由電源接口及開關(guān)及相應(yīng)的時(shí)鐘振蕩電路和復(fù)位電路組成。雙路的 DA 輸出都已經(jīng)用運(yùn)放 TL082 進(jìn)行電流到電壓的轉(zhuǎn)換，并且雙路輸出都可以用跳線帽設(shè)置成單極性輸出，雙極性輸出。 淮安信息職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)論文8圖 24 1616 LED 點(diǎn)陣模塊 本章小結(jié)本章主要講述設(shè)計(jì)任務(wù)與要求，方案的設(shè)計(jì)與比較。但是由于其實(shí)現(xiàn)方式的局限性，該方案只能實(shí)現(xiàn)漢字的滾動(dòng)顯示。其中方案論證及選擇主要從兩種可以實(shí)現(xiàn)基于 FPGA 的 LED 顯示屏的設(shè)計(jì)方案中選擇一個(gè)成本低、易操作、系統(tǒng)性能較高的方案。采用傳統(tǒng)方法設(shè)計(jì)的漢字滾動(dòng)顯示器，通常需要使用單片機(jī)、存儲(chǔ)器和制約邏輯電路來(lái)進(jìn)行 PCB 板級(jí)的系統(tǒng)集成。并且采用編寫靈活的 VHDL 語(yǔ)言編寫主程序。 然后在單個(gè) 16X16 LED 發(fā)光二極管點(diǎn)陣上滾動(dòng)漢字的原理；最后給出了描述其功能的 VHDL 語(yǔ)言程序設(shè)計(jì)方法。隨著我國(guó)經(jīng)濟(jì)的高速發(fā)展,對(duì)公共場(chǎng)合發(fā)布信息的需求日益增長(zhǎng)，利用 LED點(diǎn)陣滾動(dòng)顯示漢字的出現(xiàn)正好適應(yīng)了這一市場(chǎng)需求，已經(jīng)成為信息傳播的一種重要手段。基于 FPGA 芯片控制全彩 LED 大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計(jì)隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有 LED、LCD、DLP 等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用 ARM+FPGA 脫機(jī)控制系統(tǒng)，也有用PC+DVI 接口解碼芯片 +FPGA 芯片聯(lián)機(jī) LED 顯示板控制系統(tǒng)。目前目前高亮度 LED 廠商持續(xù) costdown，市場(chǎng)接受度已逐漸提高，且高亮度 LED 價(jià)格高于傳 統(tǒng) LED，廠商投入意愿較大，未來(lái)可望逐漸取代傳統(tǒng)亮度 LED 市場(chǎng)。 方案二：VHDL 程序設(shè)計(jì)的是硬件，他和編程語(yǔ)言的最大區(qū)別是它可以“并發(fā)執(zhí)行”。 LED 點(diǎn) 陣漢字的存 儲(chǔ)用動(dòng)態(tài)分時(shí)掃描技術(shù)使 LED 點(diǎn)陣模塊顯示圖像，需要進(jìn)行兩步工作。在 5V 電壓工作下，提供最高 80MHz 的時(shí)鐘頻率。 FPGA 核心板與 LED 顯示模塊之間的通信也是通過(guò)RS232串口實(shí)現(xiàn)的。 下載接口JTAG 下載接口電路如圖 35 所示，用于調(diào)試 FPGA。lpm_width : NATURAL)。Architecture count of dz_xs isSignal lie:std_logic_vector(3 downto 0)。use 。 end if。 when 1010=keyc=0000010000000000。 when 1000=keyr=XB3CD。 when 0110=keyr=X12C2。 when 0100=keyr=XFCFF。 when 0010=keyr=XFFE3。end if。在了解 FPGA 結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上, 就可以利用 VHDL 語(yǔ)言描寫出高效的電路描述實(shí)現(xiàn)性能優(yōu)化的電路。圖 54 設(shè)置閑置引腳狀態(tài) 全程編譯設(shè)置好前面的內(nèi)容之后，就可以進(jìn)行編譯了。第六章 總結(jié)與展望27第六章 總結(jié)與展望 總結(jié)通過(guò)對(duì)數(shù)字集成電路課程設(shè)計(jì)的學(xué)習(xí)，我對(duì) VHDL 語(yǔ)言有了更加深刻的認(rèn)識(shí)。在論文工作中，遇到了很多的困難，一直得到許金星老師的親切關(guān)懷和悉心指導(dǎo)，使我懂得了理論與實(shí)踐結(jié)合的重要性。（3）本文所完成的硬件系統(tǒng)是一個(gè)基本系統(tǒng)，設(shè)計(jì)的顯示屏僅為 16x16 點(diǎn)陣，如果加大顯示屏的面積，例如 40x128，則驅(qū)動(dòng)必須加強(qiáng)，必須選擇更大功率的驅(qū)動(dòng)電路。 選中 Run simulation