【正文】 （A/D轉(zhuǎn)換器原理圖見附錄二）選用XILINX公司的FPGA芯片XC3S400對采樣保持電路及數(shù)據(jù)采集電路進行精準(zhǔn)的時序控制。即垂直方向共256點，顯示分辨率為32點/（詳見硬件電路設(shè)計中關(guān)于ADC部分），則示波器幅度軸上的8div對應(yīng)著峰峰值為5V的信號，,由此可以計算出每一檔的垂直靈敏度所對應(yīng)的信號放大倍數(shù)，如表1所示：表1垂直靈敏度與信號放大倍數(shù)對應(yīng)關(guān)系垂直靈敏度/(mV/div)251020501002005001000放大倍數(shù)125根據(jù)不同的檔位選擇，通過單片機內(nèi)置的D/A輸出不同的直流電壓，來控制AD603的放大倍數(shù)，以完成信號的放大需求。綜合考慮，我們選擇了方案一，并精心設(shè)計了實現(xiàn)電路，使用了壓控放大器AD603進行兩級放大，前面還加了BUFFER634以提高系統(tǒng)的輸入阻抗。即完全由單片機來實現(xiàn)前級信號程控調(diào)理、采樣保持電路及A/D轉(zhuǎn)換器的控制、數(shù)據(jù)的處理及存儲、波形顯示和控制電路等功能。而且在時序控制方面也顯得精度不足。隨機等效時間采樣的基本原理是，在每一輪的采集過程中測量每次信號觸發(fā)時刻后與A/D的第一個采樣時鐘的時間差，這個時間差表明了觸發(fā)后的第一次采樣時刻，因此，它確定了本輪采樣的數(shù)據(jù)序列在信號波形中的位置。三、電路分析與設(shè)計1．輸入通道調(diào)理電路系統(tǒng)采用兩片AD603級聯(lián)方式完成信號的調(diào)理。比較器采用高速比較器AD8564，該芯片具有7ns的傳播延時，3ns的上升、下降建立時間，接成反相遲滯比較器形式，可以處理1Hz到20MHz的信號，而無明顯抖動，通過改變參考電平值可以達到改變觸發(fā)電平的目的。但是，系統(tǒng)也存在許多不足之處，尤其體現(xiàn)在系統(tǒng)未能采用等效采樣技術(shù)很好的測量出頻率高于4MHz的信號。我們選用了采樣保持芯片AD783來實現(xiàn)。而等效采樣的頻率，則與實際的采樣速率和存儲深度有關(guān)。即所有信號，都通過同一路信號調(diào)理電路，經(jīng)過相應(yīng)的衰減或放大設(shè)計，將信號幅度控制在合適的范圍內(nèi)，以便后級的數(shù)據(jù)采樣。數(shù)字示波器作者：黃霖宇、陳鹍、侯碧波一等獎作品來源：摘要本數(shù)字示波器以單片機和FPGA為核心，對采樣方式的選擇和等效采樣技術(shù)的實現(xiàn)進行了重點設(shè)計，使作品不僅具有實時采樣方式，而且采用隨機等效采樣技術(shù)實現(xiàn)了利用實時采樣速率為1MHz的ADC進行最大200MHz的等效采樣。（2）前級信號調(diào)理方案設(shè)計：方案一：一路調(diào)理。一般可以借助時間軸展寬方法測量，時間軸展寬是一電容充放電雙斜率電路，要求充放電的時間比例很準(zhǔn)確，本系統(tǒng)利用高主頻FPGA計數(shù)來測量時間差。2．采樣保持電路采樣保持電路可以用運放及其必要的分立元件搭建，也可以采用專門的取樣保持芯片。其程序流程圖如下：（