【正文】 當兩數(shù)之和大于 9（即等于 1010～ 1111）時，則應在按二進制數(shù)相加所得到的結(jié)果上加 6（ 0110） 修正 ，這樣就可以給出進位信號，同時得到一個小于 9的和。要求列真值表（兩 個 加數(shù) 分別用 A、 B 表示；低位的進 位信號用 CI；本位和用 S 表示；向高位的進位信號用 CO 表示）；寫輸出邏輯函數(shù)式；畫邏輯 電路 圖。 DA B CDCBCDBADCBADCBADCBAL ?????????????????? （ JT418） 419 試用 4選 1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù) ACCBL ???? 解 419 （ 1） 將函數(shù)式化為最小項之和形式 A B CCBACBACBAL ?????????? （ JT418） （ 2） 選擇數(shù)據(jù)選擇器，并 列出 式 JT418與 數(shù) 據(jù)選擇器輸 入變量的 對應關(guān)系 JT419 式是三變量的函數(shù)，可用 4 選 1 數(shù)據(jù)選擇器實現(xiàn)。 例如， 要將數(shù)據(jù) 10100123 ?DDDD 分配到Y(jié)2 端，令地址碼 1001 ?AA 即可 ，如表 JT414 所示。 C 39。+ B C 解 412 （ 1）將函數(shù)式 L L L3 寫成最小 項之和形式 L2= A 39。要求畫出電路圖，在圖中標出 四個輸入端 03 ~AA 和 十六個輸出端 015~YY 。 4 ABY圖 J T 4 6C 47 試用基 本門設計一個組合邏輯電路， 該電路輸入端接收兩個兩位二進制數(shù) M、 N，當 M＞ N 時，電路輸出 Y=1，否則 Y=0。試寫邏輯電路的輸出函數(shù)式并化簡，分析電路能否實現(xiàn)上述要求。 +A39。 2 表 J T 4 4 輸 入 輸 出 A B C D0 0 0 0 0 00 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Y000000001 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 00000000輸 入 輸 出 A B C D Y （ 2） 寫輸出邏輯函數(shù)式 由表 JT44 可寫輸出邏輯 函數(shù)式 A B C DDA B CDCABCDBAB C DAY ????????? (JT44a) （ 3） 化簡 填 卡諾圖，如圖 JT44(a)所示合并最小項，得最簡與 — 或式 B C DA C DA B DA B CY ???? (JT44b) （ 4） 畫 邏輯 電路 圖 將 式 JT44(b)轉(zhuǎn)換成 與非 — 與非 式 )()()()(( ?????? DBCA C DA B DA B CY (JT44c) 按式 JT44(c)用與非門畫邏輯 電路圖， 如圖 JT44(b)所示。 根據(jù) 式 JT47 畫與或邏輯圖 如圖 JT47 所示。 當 A=0時，選中 (1)片，所以 (1)片 的 Y3Y2 Y1 Y0即 3/8譯碼器 的 Y3 Y2 Y1 Y0；當 A=1時， 選中(2)片，所以 (2)片 的 Y3Y2 Y1 Y0即 3/8譯碼器 的 Y7 Y6 Y5 Y4。 B 39。 8 7 4 L S 1 3 9SA1A0A1A0( 1 )( 2 )Y0Y7A B CL 1 L 2L 3圖 J T 4 1 2Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0S 413 某工廠有 A、 B、 C 三個車間和一個發(fā)電站，站內(nèi)有兩臺發(fā)電機 M1 和 M2。B39。 解 420 習題 420 的 真值表 如表 JT48 所示 （此處略） ， 其 輸出函數(shù)式 重新寫在 JT420 中 BMABAMABMBAMM A BY ??????????)( （ JT420） 用 4 選 1 數(shù)據(jù)選擇器 74LS153 實現(xiàn)此 函數(shù)時， 可令 數(shù)據(jù)選擇器 各 輸入 端 與 式 JT420 輸入 變量的對應關(guān)系 如表 JT420 所示 A1 A0A B D3 D2 D1 D0 MM 39。 解 423 余 3 碼減去 3 等于 8421BCD 碼，即： 0 0 1 1碼8 4 2 1 ?? 余3 碼B C D （ JT423a） 加法器只做加法運算， 要實現(xiàn) 相減 運算 可用加補碼 的 運算方法。這一轉(zhuǎn)換可以由一個修正電路來完成。 解 424 借助上一題對 加法器 74LS283 的分析， 被加數(shù) 用 A 表示 ，從 74LS283 的 0123 AAAA 端接入；加數(shù) 用 C 表示 ，從 74LS283 的 0123 BBBB 端接入 。 輸 入輸 出M N L0 00 11 01 1A A BA + BA ⊙ B 表 T 4 2 1 解 421 （ 1） 寫輸出函數(shù)式 由 表 T420 可寫出電路的輸出函數(shù)式 )()( ABBAMNBANMN A BMANML ???????????? M N A BBAMNBNMANMN A BMANM ????????????? (JT421a) 即 M N A BBAMNABNMBANMANMN A BMANML ???????????????? (JT421b) （ 2）列出 數(shù)據(jù)選擇器 各輸入端與待實現(xiàn)函數(shù)輸入變量的對應關(guān)系 可 令 8 選 1 數(shù)據(jù)選擇器 各輸入端與 式 JT421 各 輸入變量的對應關(guān)系如表 JT421 所示。 11 7 4 L S 1 5 3YDD1 0D D32CBDD1 0D D32YSALAA01D10S( 1 ) ( 2 ) S1S2圖 T 4 1 8 習 題 4 1 8 的 圖 解 418 從圖 T418中看出 ，電路實現(xiàn)的是一個四變量的邏輯函數(shù)，其中，變量 C、 D對應原 4選 1數(shù)據(jù)選擇器的地址碼 A1 A0； B是片選信號，用來將雙 4選 1擴展成 8選 1，因此，對于擴展之后8選 1數(shù)據(jù)選擇器來說， B對應的是地址碼 A2；當 B=0時，選中 (1)片，所以 (1)的 D3D2D1D0即 8選 1的 D3D2D1D0；當 B=1時，選中 (2)片，所以 (2)的 D3D2D1D0即 8選 1的 D7D6D5D4。 要求列真值表，寫輸出變量的函數(shù)式，畫邏輯電路圖。 + A B C 39。+ A B C 39。 ABMY圖 J T 4 8 49 試 用 3/8 譯碼器 74LS138 設計 48 題的 邏輯電路 。當三變量 ABC 中有奇數(shù)個 1 時，電路輸出為 1，否則為 0。 B39。 +A39。 46 試設計一個三變量判奇邏輯電路。此函數(shù)的與非 — 與非式為 ))()()()(()( ???????????? BMABAMABMBAMM A BY （ JT48b） (3)畫 邏輯 電路圖 用與非門 按式 JT48(b)畫電路圖 ，如圖 JT48 所示。C 39。 C 39。 圖 J T 4 1 3 M 21 A B CM 17 4 L S 1 3 8Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A2 A1 A0S1 S2 S3表 J T 4 1 3 A B C M0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011010011M200010111 ( J T