【正文】 ? 第 0頁數(shù)據(jù)地址映射 第 0頁包含了 3個 DSP寄存器：中斷屏蔽寄存器（ IMR，地址 0004H）、中斷標志寄存器（ IFR，地址 0006H）。狀態(tài)寄存器 ST1的第 12位，決定片內雙訪問寄存器 DARAM在片內還是片外。 ?片內雙訪問存儲器（ DARAM） 544字的 DARAM可以在一個機器周期訪問兩次。 SETC CNF或 CLRC CNF可將該位置 1或清 0，復位時 CNF=0 ARB CNF TC 1 XF PM SXM C 1 1 1 D0~D1 D2 D3 D5 D4 D6 D7 D8 1 1 D9 D10 D11 D12 D15~D13 ? TC：測試 /控制狀態(tài)位 TC在以下情況下置 1：由 BIT或 BITT測試的位是 1時；被 CMPR測試的當前 AR和 AR0之間的比較條件成立時；用 NOMR指令測試時，累加器最高兩位異或結果為 1時。當 ARP被裝載時，先前的 ARP被復制到 ARB緩存器。 與累加器有關的狀態(tài)位有： 1. 進位標志位（ C）：位于 ST0第 9位 ? 加到累加器或從累加器減 當 C=0，減結果產(chǎn)生借位或加結果未產(chǎn)生進位時 當 C=1，減結果未產(chǎn)生借位或加結果產(chǎn)生進位時 ? 將累加器數(shù)值移 1位或循環(huán)移 1位 在左移或循環(huán)左移時，累加器的最高有效位被送到 C；在右移或循環(huán)右移時，累加器的最低有效位被送到 C。芯片內部由 3部分組成：中央處理單元（ CPU）、存儲器及片內外設。 ? 串行通訊接口 （ SCI） 模塊 。 ? 32位中央算術邏輯運算單元（ CALU） 。 ? 數(shù)字輸入輸出 （ I/O） 模塊 。 ? 采用各自獨立的數(shù)據(jù)地址總線分別用于數(shù)據(jù)讀 DBAB和數(shù)據(jù)寫 DWAB，因此， CPU的讀寫可在一個周期內進行。 ? 中央算術邏輯單元 功能：進行各種算術邏輯運算，包括 16位加、減、布爾邏輯操作、位測試、移動和循環(huán)。 ? 可對 寄存器 ST0和 ST1讀和寫操作 。 數(shù)據(jù)存儲器地址 來自 DP 來自指令字的低 7位 D15~D7 D6~D0 狀態(tài)寄存器 ST1 ? ARB：輔助寄存器指針緩沖器 當 ARP被加載到 ST0時，除了使用 LST指令外，原來的 ARP值被復制到 ARB中。 ? 64K字的 I/O空間：用于與外部的設備接口和片內外設寄存器。地址空間為 64K字，包括片內 DARAM和片內 ROM/Flash。使用直接尋址時，將數(shù)據(jù)存儲器按 128字分塊，每一塊稱為一個數(shù)據(jù)頁， 64K字的數(shù)據(jù)存儲器可分為 512頁，標號從 0到 511。 I/O存儲器 ? I/O存儲器空間為 64K字（ 0000h～ FFFFh） 。 在復位狀態(tài)下， B0映射到數(shù)據(jù)空間。 在流水線操作中， CPU在第 3個周期讀數(shù)據(jù)，第四個周期寫數(shù)據(jù)。 SETC SXM或 CLRC SXM 可將該位置 1或清 0，