【正文】 ?由圖有： 2022年 2月 9日星期三 第四章 82 2022年 2月 9日星期三 第四章 83 )..(//)()(mmTTomTTTgsgsmTgsmTT1044111　　　　　＝１＝＝故＝于是＝－而　　　　　－＝－gRgRRgRgRgIVVIVVVVVII??????????????2022年 2月 9日星期三 第四章 84 ? 即共漏電路的輸出電阻 Ro等于源極電阻 R和跨導(dǎo)的倒數(shù) 1/gm相并聯(lián)，所以輸出電阻 Ro 較小。 2022年 2月 9日星期三 第四章 66 ? 如果管子的輸出特性和電路參數(shù)已知，則可用圖解法進(jìn)行分析。 ? 各種 FET的特性比較及使用注意事項(xiàng) (自學(xué) ) ［轉(zhuǎn) 43］ 2022年 2月 9日星期三 第四章 52 2022年 2月 9日星期三 第四章 53 FET放大電路 ? FET的直流偏置電路及靜態(tài)分析 ? 1．直流偏置電路 ? FET與 BJT放大電路比較 ?（ 1）相同點(diǎn)：都要建立合適的 Q點(diǎn)。為了限制它的溫度不要升得太高，就要限制它的耗散功率不能超過最大數(shù)值 PDM 。 2022年 2月 9日星期三 第四章 30 ?考慮到靠近源端縱向電位差接近于零，源端耗盡層兩邊的電位差可認(rèn)為是 vGS，所以此時(shí)有 vGS＝ VP。由于每個(gè)管子的 VP為一定值，因此，從式 ()可知，預(yù)夾斷點(diǎn)隨 vGS 的改變而變化，它在輸出特性上的軌跡如 圖 。如果在漏源之間加上固定正向電壓vDS，即可控制由漏極流向源極的電流 iD的大小。 ?主要用途：大規(guī)模和超大規(guī)模集成電路。 ［轉(zhuǎn) 11］ 2022年 2月 9日星期三 第四章 10 2022年 2月 9日星期三 第四章 11 ? c. 當(dāng) vGS的絕對(duì)值進(jìn)一步增大到某一定值 時(shí)，兩側(cè)耗盡層將在中間合攏，溝道全部被夾斷，如 圖 。所以， iD基本上不隨 vDS 增加而上升 ,漏極電流趨于飽和。 ? 3. 主要參數(shù) (參閱 P162~163) DSv2022年 2月 9日星期三 第四章 29 ? (1)夾斷電壓 VP ? 由式 ()和圖 ，當(dāng) vGS＝ 0時(shí)，－ vDS＝ VP 。 2022年 2月 9日星期三 第四章 36 ?如果手頭沒有 FET的特性曲線，則可利用式()和式 ()近 ?似估算 gm值，即 )..()()()]([GSPPPGSD S SGSPGSD S Sm4140121　　　時(shí)當(dāng)　　＝－＝?????vVVVvIdvVvIdg2022年 2月 9日星期三 第四章 37 (7)輸出電阻 rd ? 輸出電阻 rd說明了 vDS對(duì) iD的影響，是輸出特性某一點(diǎn)上切線斜率的倒數(shù)。 ? 4. 參數(shù) (自學(xué) ) ? 5. 特點(diǎn)： 當(dāng) vGS＝ 0時(shí)，沒有導(dǎo)電溝道，只有當(dāng) vGS 0且 vGS ≥VT(開啟電壓 )時(shí)，才有導(dǎo)電溝道出現(xiàn)，而且隨著 vGS 的 增大，導(dǎo)電溝道變寬。由式()有： 2022年 2月 9日星期三 第四章 61 分析圖 b電路 有： 21 )(PGSD S SD VvIi ?＝)..()()..(DDg2g1g2DgsDgs244144　　　　　　　　　　　　　?。剑　　　　　　　　。剑璙RRRRivRiv??2022年 2月 9日星期三 第四章 62 ?故確定 Q點(diǎn)時(shí)： ?對(duì)圖 ，可聯(lián)立求解式 ()和式()； ?對(duì)圖 ，可聯(lián)立求解式 ()和式()。 ? (1)中頻電壓增益 ［轉(zhuǎn) 79］ 2022年 2月 9日星期三 第四章 77 2022年 2月 9日星期三 第四章 78 2022年 2月 9日星期三 第四章 79 由圖 )..()//()//()//)(()//(LmLmiomLoimooigsLgsmo8441　　　　　　?。剑接纱说茫海剑剑絉RgRRgRRgRRgVVAVVVVVVVVV????????????2022年 2月 9日星期三 第四章 80 ? 可見，當(dāng) gm(R//RL)1時(shí)， ≈ 1，共漏極電路屬電壓跟隨器。 2022年 2月 9日星期三 第四章 86