【正文】 039。 清零 ELSIF HOUR(3 DOWNTO 0)=1001 THEN 進(jìn)位 HOUR(7 DOWNTO 4)=HOUR(7 DOWNTO 4)+1。 ENTITY HOUR1 IS 時實體 PORT(CLKH,SET,RESET,MINH:IN STD_LOGIC。THEN IF MIN=01011001THEN MIN=00000000。 ENTITY MINUTE IS 分實體 PORT(CLKM,SET,RESET,MINH:IN STD_LOGIC。THEN IF SEC=01011001THEN SEC=00000000。 u4:ALARM1 PORT MAP(RESET=RESET,MIN=MIN,SEC=SEC,CLK1=CLK1,ALARM=ALARM)。 MIN:BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0)。 九、 參考文獻(xiàn)目錄 潘松，黃繼業(yè) .EDA 技術(shù)實用教程 —— Verilog HDL 版【 M】 .5 版。 七、結(jié)論 在本次課程設(shè)計中，通過自己的努力初步完成了數(shù)字時鐘設(shè)計的基本功能，在提交課程設(shè)計時，與老師的探討讓我茅塞頓開，比如在按鍵調(diào)整時，分時間時， 應(yīng)該控制調(diào)整數(shù)字的范圍，調(diào)整分鐘范圍為0 到 59，調(diào)整時范圍為 0到 23；在整點報時方面也可以更一步優(yōu)化，實現(xiàn)幾點響幾次的方式。 SEC,MIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ELSIF CLKH39。 圖 5 時模塊 5 圖 6 LIBRARY IEEE。THEN MIN=SET1。 圖 3 分模塊 圖 4 LIBRARY IEEE。THEN SEC=00000000。 設(shè) 計 報 告 課程名稱 在系統(tǒng)編程技術(shù) 任課教師 設(shè)計題目 數(shù)字時鐘 班級 姓名 學(xué)號 日期 目錄 一、題目分析 ................................................................................. 1 二、選擇方案 ................................................................................. 1 三、細(xì)化框圖 ................................................................................. 1 四、應(yīng)用程序并仿真 ...................................................................... 2 秒模塊 ................................................................................. 2 ................................................................................ 3 時模塊 ................................................................................. 4 ............................................................................. 6 五、 全系統(tǒng)聯(lián)調(diào)，整機電路，波形圖 .......................................... 7 六、硬件測試及說明 ...................................................................... 8 七、結(jié)論 ......................................................................................... 9 八、課程總結(jié) ................................................................................. 9 九、參考文獻(xiàn)目錄 .......