vhdl程序的基本結(jié)構(gòu)vhdl程序一般由5個(gè)部分組成(專業(yè)版)
【正文】 u s e w o r k . P R O J E C T _ P A C K . a l l 。 CONFIGURATION 配置名 OF 實(shí)體名 IS [語(yǔ)句說(shuō)明 ]； END 配置名 。 選擇信號(hào)賦值語(yǔ)句 with 條件表達(dá)式 select 目標(biāo)信號(hào) = 表達(dá)式 1 when 條件 1 , 表達(dá)式 2 when 條件 2 , …… 表達(dá)式 n when 條件 n。 例 : Generic(delay:time:=10ns)。電子線路的設(shè)計(jì)與仿真 2021/6/15 VHDL 語(yǔ)言 劉書(shū)桂 天津大學(xué)精密儀器與光電子工程學(xué)院 精密測(cè)試技術(shù)及儀器國(guó)家重點(diǎn)實(shí)驗(yàn)室 電話： 27404779 Email: VHDL 程序的基本結(jié)構(gòu) VHDL程序一般由 5個(gè)部分組成： ? Library（程序庫(kù)） ? Package（程序包） ? Entity（實(shí)體） ? Architecture（構(gòu)造體） ? Configuration（配置） VHDL 程序的基本結(jié)構(gòu) VHDL程序一般由 5個(gè)部分組成： ? Library（程序庫(kù)） ? Package（程序包） ? Entity（實(shí)體） ? Architecture（構(gòu)造體） ? Configuration（配置） 庫(kù)和程序包 庫(kù) ：存放已編譯過(guò)的 實(shí)體 、 構(gòu)造體 、 程序包 和 配置 程序包：由一組對(duì)外可見(jiàn)的信號(hào)、常量、 數(shù)據(jù)類型、子程序、屬性等組成 的程序集合 庫(kù)和程序包的使用 Library 庫(kù)名列表 。 實(shí)體說(shuō)明 端口說(shuō)明 端口為設(shè)計(jì)實(shí)體和外部環(huán)境通訊的 動(dòng)態(tài)通信 提供通道 port ([signal]端口名 :[模式 ]子類型標(biāo)識(shí) [:=靜態(tài)表達(dá)式 ]。 塊語(yǔ)句 塊標(biāo)號(hào) :BLOCK[保護(hù)表達(dá)式 ] [類屬子句 。 配置例 ENTITY counter IS END counter。E n t i t y A E n t i t y B E n t i t y C
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1