【正文】 而且采 用自頂向下的設(shè)計思想，將系統(tǒng)按功能逐層分割的層次化設(shè)計方法。閃爍 5s后，再切換到甲車道，重復(fù)上述過程。輸入信號部分，直接在 I/O 口接上按鍵開關(guān)，精簡和優(yōu)化電路 ，該系統(tǒng)對于交通燈及數(shù)碼管的控制只用單片機(jī)本身的 I/O口就可 以實現(xiàn)，顯示電路采用共陽數(shù)碼管。時鐘產(chǎn)生電路是該系統(tǒng)中定時器和控制器的標(biāo)準(zhǔn)時鐘信號源。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因為它的硬 件結(jié)構(gòu)設(shè)計可由 軟件 完成（相當(dāng)于房子蓋好后人工設(shè)計局部室內(nèi)結(jié)構(gòu)），因而它的設(shè)計比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路。 ② 與結(jié)構(gòu)無關(guān) 陜西理工學(xué)院畢業(yè)設(shè)計 第 7 頁 共 38 頁 Max+plusⅡ 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、 FLEX6000、MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計環(huán)境。 ② VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬 [10]。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型 。它具有多層次的設(shè)計描述功能，層層細(xì)化，最后可直接生成電路級描述。它在 80 年代的后期出現(xiàn)。 硬件描述語言 (HDL)是相對于一般的計算機(jī)軟件語言如 C、 Pascal而言的。 EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn) [3]。 交通燈 的 研究目的 不同的城市 存在著 不同 的 城市問題，但 其中有一個共同的問題 就是 城市交通 。澳大利亞在 70年代末也開發(fā)了基于配時方案實時選擇方法來實現(xiàn)路網(wǎng)協(xié)調(diào)控制的 SCAT(Sydney Coordinated Adaptive Traffic Method)系統(tǒng)。超聲波檢測器主要在日本等少數(shù)國家得到廣泛應(yīng)用。除了多時段多方案定時控制的使用，為了避免各交叉路口之間 “ 各自為政 ” 的孤立控制方式對交通流造成 的頻繁停車，還必須把相鄰的交叉路口作為一個系統(tǒng)來統(tǒng)一地加以控制 。但是這些控制方法的功能修改及調(diào)試都需要硬件電路的支持 ， 在一定程度上增加了功能修改及系統(tǒng)調(diào)試的困難。隨著人口的增多、科技的進(jìn)步和城市規(guī)模的擴(kuò)大，交通方式由原來簡單的車馬舟船，演變?yōu)楝F(xiàn)在的火車、汽車、地鐵、飛機(jī)等各種綜合型的運輸方式。陜西理工學(xué)院畢業(yè)設(shè)計 基于 VHDL 交通燈控制電路 設(shè)計 Pride【 kwg】 （ 電信工程系 電子信息工程專業(yè) ,2021級 4） 指導(dǎo)教師： [摘要 ]傳統(tǒng)的交通燈 控制系統(tǒng)多數(shù)由單片機(jī)或 PLC 實現(xiàn)，本文介紹的是基于 EDA 技術(shù)設(shè)計交通燈系統(tǒng)的一種方案。simulation 陜西理工學(xué)院畢業(yè)設(shè)計 目錄 引言 ................................................ 1 1 概述 ............................................. 2 交通燈的背景 ..................................... 2 交通燈的研究目的 ................................. 3 2 EDA技術(shù) 的介紹 .................................... 4 EDA 技術(shù) .......................................... 4 EDA 技術(shù)的發(fā)展 .... .............................. 4 EDA 技術(shù)與傳統(tǒng)電子設(shè)計方法的比較 .... ............ 4 VHDL ............................................. 5 MAX+PLUSⅡ ..................................... ..6 CPLD ........................................... ..7 3 交通燈控制系統(tǒng)工作原理 ............................ 8 設(shè)計方案 及論證 ................................... 8 具體 設(shè)計及模塊劃分 ............................... 9 工作原理 ........................................ 10 交通燈工作示意圖 ................................. 9 4 系統(tǒng) 設(shè)計 ........................................ 11 頂層電路設(shè)計 ......................................11 交通燈主要控制模塊 ............................... .11 定時單元以及顯示控制、譯碼電路 ....................12 各模塊及整體仿真結(jié)果 .............................. 15 陜西理工學(xué)院畢業(yè)設(shè)計 5 硬件驗證 ............................... .........18 總結(jié) .............................................. .19 致謝 .............................................. .20 參考文獻(xiàn) ........................................... 21 附錄 A 英文文獻(xiàn) ..................................... 22 附錄 B 各模塊 源 程序 ................................. 29 附錄 C 硬件實物圖 ................................... 38 陜西理工學(xué)院畢業(yè)設(shè)計 第 1 頁 共 38 頁 引言 城市交通是城市活動的重要組成部分，猶如人體的動脈，維系著整個城市的正常運轉(zhuǎn)。實現(xiàn)路口交通燈系統(tǒng)的控制方法很多 ， 可以用標(biāo)準(zhǔn)邏輯器件 ， 可編程控制器 PLC,單片機(jī) 等方案來實現(xiàn)。但隨著汽車工業(yè)的發(fā)展、交通流量增加、隨機(jī)變化增強(qiáng)，采用以往那種單一模式的 “ 固定配時 ” 方 式已不能滿足客觀需要，于是一種多時段多方案的信號控制器開始出現(xiàn)并逐步取代 了傳統(tǒng)的只有一種控制方案的控制器。當(dāng)今在城市道路交通自動控制、交通監(jiān)測和交通數(shù)據(jù)采集系統(tǒng)中，應(yīng)用最廣的是環(huán)形線圈車輛檢測器。 1967年，英國運輸與道路實驗室(TRRL)成功開發(fā)出 TRANsYT(TraffioNetworkStudyTools)交通控制系統(tǒng)，后來又在 TRANsYT的基礎(chǔ)上開發(fā)了 SEOOT(Split Cyele and Offset OPtimization Technique)系統(tǒng)。 可以說，在近百年的發(fā)展中，道路交通信號控制系統(tǒng)經(jīng)歷了無感應(yīng)控制到有感應(yīng)控制、手動控制到自動控制再到智能控制、單點控制 (點控 )到干線控制 (線控 )再到區(qū)域控制和網(wǎng)絡(luò)控制 (面控 )的過程。陜西理工學(xué)院畢業(yè)設(shè)計 第 4 頁 共 38 頁 2 EDA 技術(shù)的介紹 EDA技術(shù) EDA技術(shù)的發(fā) 展 現(xiàn)代電子設(shè)計技術(shù)的核心是 EDA（ Electronic Design Automation）技術(shù)。其中大規(guī)?？删幊踢壿嬈骷抢?EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的載體，硬件描述語言是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的智能化的自動設(shè)計工具，實驗開發(fā)系統(tǒng)則是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的下載工具及硬件驗證工具 [5]。 VHDL (1) VHDL簡介 VHDL 是一種用于電路設(shè)計的高級語言。 (2) VHDL的特點 ① 功能強(qiáng)大、設(shè)計靈活 VHDL 具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的 源代碼 來描述復(fù)雜的邏輯控制。另外， VHDL 支持慣性延遲 和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。強(qiáng)大的行為描述能 力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模 電子系統(tǒng) 的重要保證。 (2) 軟件開發(fā)系統(tǒng)的特點 ① 開放的界面 Max+plusⅡ 支持與 Cadence， Exemplarlogic， Mentor Graphics， Synplicty， Viewlogic和其它公司所提供的 EDA 工具接口。 （ 2） CPLD的 發(fā)展歷史及應(yīng)用領(lǐng)域 20世紀(jì) 70 年代，最早的可編程邏輯器件 PLD 誕生了。 整個交通燈控制系統(tǒng)主要由時鐘產(chǎn)生電路、主控制電路、計時控制電路和交通信號顯示電路組成。 復(fù)位電路部分，考慮到程序的簡潔，避免冗長，采用按鍵復(fù)位，在芯片的復(fù)位端口外接復(fù)位電路，通過按鍵對單片機(jī)輸入一個高電平脈沖，達(dá)到復(fù)位目的。 工作原理 交通燈的亮滅規(guī)律為：甲車道的綠燈亮，乙車道的紅燈亮，甲車道通車，經(jīng) 45s 后，甲車道綠燈滅，甲車道左拐燈亮，經(jīng) 10s后，甲車道黃燈開始閃爍，同時乙車道黃燈開始閃爍，閃爍 5s后，甲車道紅燈亮，而同時乙車道的綠燈亮，乙車道開始通車，經(jīng) 45s 后，乙車道綠燈滅，乙車道的左拐燈亮，經(jīng) 10s后，甲乙車道黃燈同時開始閃爍。 圖 的交通示意圖，但是結(jié)合上述原理很容易理解。 architecture art of jtdkz is type state_type is(A,B,C,D,E,F)。139。039。 else state=A。輸出 8位二進(jìn)制數(shù) end entity t45s。139。 begin process(clk, en60a,en60b) is begin if(clk39。 使能信號控制 else t6b=000000。139。 5s定時單元的主要程序段如下： entity t5s is port (clk,en5a,en5b:in std_logic。139。 輸出 7位二進(jìn)制數(shù) end entity ymq。數(shù)碼管顯示 6 when 0111=dout7=0000111。 圖 60s 定時單元模塊 仿真圖 (6)譯碼模塊仿真結(jié)果： 圖 為譯碼器的仿真時序。 整個 設(shè)計 系統(tǒng) ，外圍電路少、功耗低、可靠性高 ，便于系統(tǒng)功能的修改，設(shè)計效率高。實現(xiàn)了四種顏色交通信號燈的交替點亮 ， 以及時間的倒計時顯示，指揮行人和車輛安全通行。 作為一 名本 科 學(xué) 生，由于經(jīng)驗的缺 乏， 我在設(shè)計過程中 難免有許多考慮不周全的地方，如果沒有導(dǎo)師的督促指導(dǎo)，以及同學(xué)們的支持， 我 想要完成這個設(shè)計 任務(wù) 是難以想象的。 最 后 ， 還 要感謝我的母校 — 陜西理工學(xué)院四年年 來對我的大力 培養(yǎng)； 感謝大學(xué) 四 年來所有的老師 對我的幫助 ，為我打下 電子 專業(yè)知識的基礎(chǔ)；同時還要感謝 我的爸爸媽媽、我的同學(xué)們 ，正是因為有了你們的支持和鼓勵 ，我的 畢業(yè)設(shè)計才會順利 地 完成。t see part), since involve internal function and calculate way of entity to plete part to 1 designed entity to define exterior interface after, once it internal development pletion after, other designs can directly adjust to use this kind of will design 陜西理工學(xué)院畢業(yè)設(shè)計 第 25 頁 共 38 頁 entity to be divided into a little bit basic VHDL system that is a VHDL system inside the concept of outside part design design of a little bit basic and other hardware describe the language pare and the VHDL has a following characteristics:The function is strong and the design be VHDL has the function strong language structure, can describe a plicated logic control with the simple and direct and explicit source has a multilayer design description function, in multiple layers thin turn, fin