【正文】 變小，傳統(tǒng)測試的局限性日益顯現(xiàn)。 CE、 OE、 WE 東北電力大學(xué)本科畢業(yè)設(shè)計論文 22 和存儲器空間分配由邏輯單元譯碼產(chǎn)生分配情況見表 41，由 DSP 的存儲器映射關(guān)系（見圖 22， 23）可知當(dāng) DROM=0 時，對于 映射到 0x0000 0x7FFF 的數(shù)據(jù)區(qū)用戶只能使用 0x4000 0x7FFF ]20[ 。 當(dāng) ___WE 處在低電平讀狀態(tài)時，控制 IS61C6416 的讀寫， ___UB 寫高位數(shù)據(jù)， ___LB寫低位數(shù)據(jù)。 TPS767D318 是一個雙輸出電壓為分離電源，輸出電流范圍 0~，可調(diào)輸出 ， ，該器件具有快速瞬態(tài)響應(yīng)和超低 85 A? 典型靜態(tài)電流、熱關(guān)斷保護的每一個調(diào)節(jié)，有 28 引腳 Power PADE 的 TSSOP 封裝等優(yōu)勢 。 FFT 的仿真結(jié)果 使用 仿真，得到的輸入信號的時域波形、頻譜圖及輸出信號的功率譜如圖 34， 35， 36 所示。這樣可以提高運算速度，但要占用更多的內(nèi)存。 FFT 算法 碼位倒置 FFT 的碼位倒置實際上是將輸入數(shù)據(jù)進行位倒序，以便在輸出時得到正確的序列，以 N=8 為例說明碼位倒置的原理。 WN具有對稱性 W kN =W 2/NkN? 和周期性 W kN =W NkN? ，如圖 31 所示 N=8 時NW 的對稱性和周期性。 東北電力大學(xué)本科畢業(yè)設(shè)計論文 15 第 3 章 FFT 原理及其實現(xiàn) FFT 原理 快速傅里葉變換（ FFT）是一種高效實現(xiàn)離散傅里葉變換的算法，在數(shù)字信號處理系統(tǒng)中， FFT 作為一個非常重要的工具經(jīng)常被使用，甚至成為 DSP 運算能力的一個考核因素。 E X P 編碼器來自累加器 A來自累加器 BBA6送入 T 圖 28 指數(shù)編碼器的結(jié)構(gòu) ?CPU 狀態(tài)和控制寄存器 TMS320C54x CPU 中有三個狀態(tài)和控制寄存器，分別為狀態(tài)寄存器 ST0、狀態(tài)寄存器 ST1 和處理器方式狀態(tài)寄存器 PMST。TMS320C54x 中的比較、選擇 和存儲單元（ CSSU）就是專門為 Viterbi算法設(shè)計進行加法 /比較 /選擇（ ACS）運算的硬件單元，其功能框圖如圖 27 所示。它能對輸入的數(shù)據(jù)進行 0~31 位的左移和 0~16 位的右移操作。 TMS320C54x 的中央處理單元（ CPU） 中央處理單元（ CPU ]15[ ）是 DSP 芯片的核心部件，它的性能直接關(guān)系到 DSP器件的性能。 ? 數(shù)據(jù)存儲器 通過對處理器方式狀態(tài)寄存器 PMST 的 DROM 位的設(shè)置，將片內(nèi) ROM 映射到數(shù)據(jù)存儲空間（ DROM=1）或映射到程序存儲空間（ MP/ ______MC =0），這樣，就可以用指令將片內(nèi) ROM 作為數(shù)據(jù)存儲器中的數(shù)據(jù) ROM 來讀取。 程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。 TMS320C54x 的總線結(jié)構(gòu) TMS320C54x DSP 采用先進的哈佛結(jié)構(gòu)和 8 總線結(jié)構(gòu) ]15[ ，其獨立的程序總線和數(shù)據(jù)總線允許同時讀取指令和操作數(shù)，實現(xiàn)高度的并行操作。具體原理圖如圖 11 所示。由于該設(shè)計所包含的內(nèi)容很廣泛，在正式的開始寫之前，本人首先查閱過很多關(guān)于DSP 方面的資料，以利于對該課題有了一個很全面的宏觀把握，并且與指導(dǎo)老師進行溝通，只有這樣才會對自己的課題有一個更深入的了解。 ATTEN 的 AT606 的靈敏度為 ? 1dB。低頻頻譜分析儀向 著數(shù)字分析、快速實時分析發(fā)展；高頻和微波頻普儀向著寬掃頻、全景顯示發(fā)展。直接法就是先計算N個數(shù)據(jù)的傅里葉變換，然后取頻域和其共軛的乘積得到功率譜；間接法則是先計算 N個樣本數(shù)據(jù)的估計自相關(guān)函數(shù)，然后再計算自相關(guān)數(shù)據(jù)的傅里葉變換得到功率譜。規(guī)則信號可以用明確的數(shù)學(xué)關(guān)系式來描述，而隨機信號一般不可能用清楚的數(shù)學(xué)關(guān)系式來描述，也無法預(yù)測其未來瞬間的精確值，對于這些隨機性質(zhì)的數(shù)據(jù)只 能用概率和統(tǒng)計平均的方法來描述，比如均值、均方差、方差、概率密度函數(shù)、概率分布函數(shù)、相關(guān)函數(shù)以及功率譜密度函數(shù)等。 根據(jù)采樣定律，一個頻帶有限的信號，可以對它進行時域采樣而不丟失任何信息， FFT 變換則說明對于時間有限的信號（有限長序列），也可以對其進行頻域采樣，而不丟失任何信息。 目前半導(dǎo)體工藝水平可制成分辨率 8 位和取樣率 4GS/S 的 ADC 或者分辨率12 位和取樣率 800MS/S 的 ADC，亦即，原理上儀器可達到 2GHz的帶寬。 頻譜分析儀（簡稱頻譜儀），顧名思義它的功能是 確定一個變化過程（稱為信號）的頻率成分，以及各頻率成分之間的相對強弱關(guān)系 ]2[ 。最后，簡要介紹了用于開發(fā) DSP 的集成開發(fā)環(huán)境 CCS。 本課題主要做了以下工作：首先，本文介紹了頻譜分析儀的作用、課題背景、現(xiàn)狀及發(fā)展趨勢；然后，設(shè)計了以 TI 公司的定點數(shù)字信號處理器（ DSP）TMS320VC5402 為 CPU 的開發(fā)系統(tǒng)，包括復(fù)位電路、時鐘電路、存儲器擴展、電源模塊、 AD 采樣、 DA 單元、 JTAG 等的設(shè)計；由于 CPU 采用 FFT 算法，所以詳細介紹了 FFT 的原理以及其在 TMS320VC5402 上的實現(xiàn)。利用頻譜分析儀不但能夠快速準確地顯示信號頻譜、提供強大的測量動態(tài)范圍，而且能夠利用其所具有的各種測試功能對信號頻率、電平、信號頻譜純度及抗干擾特性進行分析 ]1[ 。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率，對信號進行數(shù)據(jù)采集時， ADC 的取樣率最少等于輸入信號最高頻率的兩倍，亦即頻率上限是100MHz的實時頻譜分析儀需要 ADC 有 200MS/S 的取樣率。由此看出，離散傅里葉變換實質(zhì)上是其頻譜的離散頻域采樣，對頻率具有選擇性（ Nkk /2?? ? ），在這些點上反映了信號的頻譜。 在實際工作中，一般處理的信號可以分為規(guī)則信號（確定性信號）和隨機信號（非確定性信號）兩類。經(jīng)典的功率譜估計有 2種：一種是直接法；另一種是間接法。 頻譜分析儀的發(fā)展有兩個趨勢：在高頻、超高頻和微波頻段是全景顯示或倍頻程掃描，在低頻和超低頻則是實時分析。 （ 3） 靈敏度 指在給定分辨力帶寬、顯示方式和其他影響因素下，頻譜儀顯示最小信號電平的能力，以 dBm、 dBu、 dBv、 V 等單位表示。 主要研究方法（手段） 本課題旨在研究基于 DSP 的譜分析儀設(shè)計，并要求成品具有某些優(yōu)勢。 東北電力大學(xué)本科畢業(yè)設(shè)計論文 5 設(shè)計方案介紹 本課題是采用中斷查詢的方式來控制時序，主要有 AD、 DA、 CPU、 CPLD、JTAG、 FLASH、 RAM 等組成，數(shù)據(jù)的處理是在 CPU 里進行，由于 CPU 是采用FFT 數(shù)字信號處理技術(shù)，數(shù)據(jù)量比較大，需 要存儲器來存儲，而整個過程的時序控制由 CPLD 來控制。 E X P e nc ode rM U XT t e gs t e rS ign C t r S ign C t rM ul t e ghe r ( 17* 17)F r a c t iona l M U XA c c ge r ( 40)Z E R O S A T R O U N DA ( 40) B ( 40)M U XS ign C t r S ign C t rA L U ( 40)S ign C t rM U XC O M PT R NTCM S W / L S Ws e le c tB a r r e ls hi r f t e r 圖 21 TMS320VC5402 DSP 內(nèi)部結(jié)構(gòu)圖 TMS320VC5402 的主要特性 其主要特點 ]16[ 有： ? 操作速率達 100MIPS； ? 具有先進的多總線結(jié)構(gòu)，包括 3 組 16bit 數(shù)據(jù)總線、 1 組程序總線和 4 條地址總線； ? 40bit 算術(shù)邏輯單元（ ALU），包括一個 40bit 的桶形移位器以及兩個獨立的 40bit 累加器； ? 17? 17bit 并行乘法器，與 40bit 的專用加法器相連，應(yīng)用于非流水線式單周期 MAC； 東北電力大學(xué)本科畢業(yè)設(shè)計論文 7 ? 比較、選擇和存儲單元（ CSSU）用于 Viterbi運算器的加法 /比較 /選擇； ? 指數(shù)編碼器在一個周期里計算一個 40bit 累加器值 的哇 指數(shù)值； ? 雙地址發(fā)生器，其中包括 8 個輔助寄存器和兩個輔助寄存器算術(shù)單元（ ARAUS）； ? 數(shù)據(jù) /程序?qū)ぶ房臻g 1M 16bit，內(nèi)存 4K 16bit ROM 和 16K 16bit 雙存取RAM； ? 內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（ PLL）時鐘發(fā)生器、 2 個多通道緩沖串行口、 1 個 8bit 并行與外部處理器通信的 HPI 口、 2 個 16bit 定時器以及 6通道 DMA 控制器； ? 低功耗，工作電源 和 ； ? 數(shù)據(jù)總線具有總線保持特性； ? 支持單指令循環(huán)和快指令循環(huán)； ? 支持存儲塊傳送指令； ? 支持 32bit 長操作數(shù)指令； ? 支持同時讀取 2 個或 3 個操作數(shù)讀指令； ? 支持并行存儲和并行裝入的算術(shù)指令； ? 支持條件存儲指令及中斷快速返回指令； ? 軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲單元轉(zhuǎn)換； ? 單周期定點指令執(zhí)行時間 10ns~25ns。 TMS320C54x 的存儲器分配 ? 存儲器空間 TMS320C54x 的總存儲空間為 192K 字，由 3 個獨立的可選擇空間組成： 64K字程序空間、 64K 字數(shù)據(jù)空間、 64K 字 I/O 空間。這就很 容易將中斷向量表從引導(dǎo) ROM 中移出來，然后再根據(jù)存儲器圖安排。訪問 I/O 是對 I/O 映射的外部器件進行訪問，而不是訪問存儲器。 ?桶形移位寄存器 TMS320C54x CPU 內(nèi)部有一個 40 位的桶形移位器，主要用于累加 器或數(shù)據(jù)區(qū)操作數(shù)的定標。 C B 15 C B 0D B 15 D B 0P B 15 P B 0TX M U X Y M U XS ign c t rS ign c t rXM YMM ul t i pl ie r ( 17* 17)F r a c t / intM U XXA YAA dde r ( 40)Z e r o de t e c tR oun dS A T404001717F R C T17OVMO V A / O V BZ A / Z B40 圖 26 乘法器 /加法器單元功能框圖 ?比較、選擇和存儲單元（ CSSU） 在數(shù)據(jù)通信、模式識別等領(lǐng)域，往往要利用到 Viterbi（維特比）算法。當(dāng)累加器中的值超過 32 位時，指數(shù)為負值。5VTTL/CMOS 電路的輸出信號要經(jīng)過電平轉(zhuǎn)換后才能送給 TMS320VC5402，否則可能損壞 TMS320VC5402。離散信號的傅里葉變換表示為： )(kX =???10 )(Nn WnxnkN ， k =0,1,2，? 1?N （ 312） 其中 W N =e Nj /2?? ，稱為蝶形因子，式（ 312）就是 N 點 DFT，運算量為 N2 次乘法和 N 2 次加法。 圖 33 8 點基 2 DIT FFT 信號流圖 東北電力大學(xué)本科畢業(yè)設(shè)計論文 17 實數(shù)序列的 FFT 實際應(yīng)用中，通常輸入的序列是實數(shù)，計算實數(shù)序列的 FFT 可以采用復(fù)數(shù)算法，只要將虛部置零即可，考慮到 FFT 的對稱性，可以將實數(shù)序列組成復(fù)數(shù)序列然后進行復(fù)數(shù) FFT，然后再將計算結(jié)果分解成實數(shù)。在編程時，正、余弦函數(shù)產(chǎn)生的方法一般有兩種：一種是在每一步直接產(chǎn)生，另一種是在程序開始前預(yù)先計算出 rW ，將 r =0， 1，?， 1?N 這 N 個獨立的值存于數(shù)組中，等效于建立了一個正、余弦函數(shù)“表”，在程序執(zhí)行時可直接查“表”得到。 FFT 的基本過程主要由碼位倒置、產(chǎn)生三角因子、蝶形運算和計算功率譜等組成， 主要部分程序詳見附錄 II。其他器件的提供電壓在 ，因此，選擇 TPS767D318 將 5V 變?yōu)? 和 ，供給各個器件 ]12[ 。 當(dāng) ___CE 在高電平時， IS61C6416 處在待機模式，功耗將減低；在低電平時，CMOS 處在輸入狀態(tài)。 FLASH 和 SDRAM 的具體電路原理連接圖如圖 43 所示。設(shè)計時實際復(fù)位時間參數(shù)應(yīng)大于 21ms。 A/D 模數(shù)轉(zhuǎn)換器 A/D 轉(zhuǎn)換器在 DSP 外圍電路設(shè)計中，需要根據(jù)設(shè)計 的需要選用合適的 AD，本設(shè)計中采用 AD 公司的 AD9201 型號。 該款 AD 的工作原理 AD9201 集成了兩個 AD 轉(zhuǎn)換器 I/Q，它們在 CLOCK 時鐘輸入信號上升沿時，將同時采樣接收到的輸入信號，而且這兩個轉(zhuǎn)換器將轉(zhuǎn)換操作分配到幾個不同的小 A/D 子塊上處 理，以逐步提高轉(zhuǎn)換精度；還集成了兩個模擬輸入緩存；一個內(nèi)部參考；一個參考緩存和一個輸出復(fù)用器。模擬信號可以從IINA 和 QINA 口輸入，具體如 0~2V 模擬信號輸入的原理圖