【正文】 合并單元并行數(shù)據(jù)計(jì)算、處理能力，易于系統(tǒng)維護(hù)和擴(kuò)展，但是這種多芯片方案接口較多，不利于調(diào)試。 A R MR A Md s P I C模 擬 量 輸 入數(shù) 字 量 輸 入開 關(guān) 量 輸 入時 鐘G O O S E 報(bào) 文S M V 報(bào) 文常 規(guī) 互 感 器非 常 規(guī) 互 感 器開 關(guān)以 太 網(wǎng)I E E E 1 5 8 8以 太 網(wǎng)以 太 網(wǎng)I E C 6 1 8 5 0 8 1I E C 6 1 8 5 0 9 圖 2 5 雙獨(dú)立 CPU 框圖 （ 5）基于 FPGA 實(shí)現(xiàn)方案 [32]。 為了滿足靈活性、實(shí)時性、和可靠性，綜合統(tǒng)籌 MU 設(shè)計(jì)經(jīng)濟(jì)性、數(shù)據(jù) 處理速度、芯片資源， FPGA 芯片 選取 Xilinx 公司 Spartan 系列 XC5LX220T， 不僅加強(qiáng)了邏輯單元的容量，還設(shè)置了專用塊 RAM 和乘法器，具有處理復(fù)雜的四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 17 信號的能力。 （ 3）數(shù)據(jù)發(fā)送模塊 數(shù)據(jù)發(fā)送模塊是 MU 輸出 的重要接口，主要通過以網(wǎng)絡(luò)為媒介將經(jīng)過 MU處理過的 采樣數(shù)據(jù)發(fā)送給間隔層的 測量、 保護(hù) 裝置 及后臺。 在 IEC600448 標(biāo)準(zhǔn)中給出 了兩種 典型的實(shí)現(xiàn) MU 同步的方法： 1）向各數(shù)據(jù)采集裝置發(fā)出同步信號（脈沖同步法 [34][35]） ； 2） 在 各 MU 中 采用線性插值算法， 實(shí)現(xiàn)各路采集數(shù)據(jù)同步 [36]。 采 樣 值A(chǔ) 相 的 電 流采 樣 值B 相 的 電 流推 算 值B 相 的 電 流推 算 值A(chǔ) 相 的 電 流 圖 3 2 插值同步 眾所周知，插值算法的原理簡單，實(shí)用性強(qiáng)，但是不免帶來些瑕疵，比如誤差 。1 1 1 1() ( ) ( ) ( ) , [ , ]3! n n n n nxx t t t t t t x x? ?? ? ? ?? ? ? ? ? ? ? ? （ 35） 假 設(shè)電流表達(dá)式 ()it 為： 0 。 xtnt1nt?? ?ti( )txtnx1nx?x? 圖 3 3 一次插值 1） 一次 插值 假 設(shè)電流曲線為 ()ti ， nx 、 1nx? 分別為 tn 、 1tn? 時刻的采樣值，如圖 33 所示。 MU 不僅可以根據(jù)秒脈沖對系統(tǒng)的晶振溫漂校正，還能夠同步 MU 內(nèi)以及 MU間的采樣信號 [ 37]。 本章小結(jié) 本章主要分析了 變 電站整體數(shù)字化方案以及給出了 MU 總體設(shè)計(jì)。 數(shù)字化變電站合并單元軟件功能設(shè)計(jì) 數(shù)字化變電站電力系統(tǒng)中的重要環(huán)節(jié)， 主要完成變壓、變相等功能。 通過以上 幾種 硬件方案比較， 采用 FPGA 作為 本文 MU的硬件核心，其結(jié)構(gòu) 如圖 26 所示。文獻(xiàn) [31]采用單獨(dú)的 ARM 作為合并單 硬件電路的核心 CPU，顯然外圍接口有限，而且電子式互感器的采樣數(shù)據(jù)必須經(jīng)過 A/D 轉(zhuǎn)換才能處理。 T M S 3 0 F 2 0 6 R T L 8 0 1 9 A SG A L 1 6 V 82 0 F 0 0 1 N R J 4 5T P R X T P R X +T P T X +T P T X T P I NT P I NT P O U TT P O U TI N T 0R S T D R VA E NS D O 0 1 5S A 0 5I O C H R D YI O W BI O R BR S TI N T 3A 1 3A 1 4A 1 5/ I S/ R D/ W ER E A D YA 0 5D 0 1 5 圖 2 2 以太網(wǎng)電路接口框圖 （ 2） 基于 ARM+FPGA 實(shí)現(xiàn)方案 [28]。目前暫不建議實(shí)現(xiàn) IEEE 1588 對時。 雖然電子式互感器輸出可以使模擬小信號，但由于其小信號互感器技術(shù)性能和經(jīng)濟(jì)性不高，在工程實(shí)踐中也不廣泛，因此不推薦使用小信號輸出。本文針對 SV 傳輸選取 GOOSE 組網(wǎng)、 SV 點(diǎn)對點(diǎn)方式設(shè)計(jì) MU，就得合理的配置 MU 的輸出接口，向間隔層設(shè)備傳輸采樣值。每條出線各配置一合并單元 MU MU MU MU10。 合并單元配置 合并單元配置主要考慮到保護(hù)配置的雙重化、合并單元安裝方式等因素，以下為合并單元配置原則： 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 10 （ 1） 220kV 變電站 1） 220kV 各間隔合并單元宜冗余配置； 2） 110kV 及以下各間隔合并單元宜單套配置； 3）主變各側(cè)、中性點(diǎn)（或公共繞組）合并單元宜冗余配置；各 電壓等級母線電壓互感器合并單元宜冗余配置。 基于 FPGA，合并單元的軟件設(shè)計(jì)有若干關(guān)鍵技術(shù)，如數(shù)據(jù)同步技術(shù)、數(shù)字濾波器設(shè)計(jì)、相位補(bǔ)償技術(shù)等。南自新寧公司從 20xx 年開始研制的 OET70 系列電子式互感器， 03 年開始在南京 220 千伏 六合變投入運(yùn)行，之后 通過 不斷的完善 其功能，使 合并單元 不僅可以接收并處理來自多個電子式互感器的數(shù)字信號外，而且還可以同時接收并處理傳統(tǒng)電磁式互感器的模擬信號 [20]。 初期， IEC 600447/8 中定義合并單元是來采集電子式互感器的電流 /電壓數(shù)據(jù)，并對數(shù) 據(jù)進(jìn)行時間組合 以規(guī)定的幀格式發(fā)送給間隔層設(shè)備 的物理單元。 SIMENS 的 OCT 產(chǎn)品 —— 500 千伏 光電互感器應(yīng)用于廣州北郊變電站。 1964 年， Traser System的有源 ECT 被一家 美國變壓器制造公司 研制 [10][11][12]。采樣值、設(shè)備狀態(tài)量采用網(wǎng)絡(luò)方式傳 輸取代了傳統(tǒng)變電站模擬量接線模式，使變電站更簡約；同時，利用 FPGA 代替 FPGA+DSP+ARM 或者 FPGA+DSP 方案實(shí)現(xiàn)合并單元功能，使變電站更緊湊。 IEC 61850 標(biāo)準(zhǔn) 國際 是由 電工委員會 TC57 技術(shù)委員會制定，它使變電站站內(nèi)通信協(xié)議標(biāo)準(zhǔn)化，解決 了設(shè)備之間的互操作性 差、 無縫連接 困難 等問題，同時使變電站的通信可靠性得到極大提高。數(shù)字化變電站典型特點(diǎn) 是智能化一次設(shè)備（電子式互感器、智能化開關(guān)等）、網(wǎng)絡(luò)化二次設(shè)備分層和運(yùn)行管理自動化 [4]（ 程序化控制系統(tǒng) 、 設(shè)備健康狀態(tài)監(jiān)測系統(tǒng) 和自動故障分析系統(tǒng) 等）。 結(jié)合 變電站信息的采集和控制 需求 ，布置就地單元控制層（間隔層）和全站控制級（站控層）的分布控 制系統(tǒng)結(jié)構(gòu)。 本文 研究背景與意義 20 世紀(jì) 90 年代以來，隨著 信息技術(shù)、網(wǎng)絡(luò)數(shù)字通信技術(shù)、 電子技術(shù)的 飛速 發(fā)展，以微處理器為核心的自動化裝置在 電力系統(tǒng)中 得到了廣泛的應(yīng)用， 大大 促進(jìn)了變電站綜合自動化技術(shù)的 迅猛 發(fā)展。hardware solutions。 四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 II 針對合并單元軟件設(shè)計(jì)的三大模塊，本 文基于 FPGA 給出了詳細(xì)的設(shè)計(jì)。 本文首先描述 了變電站技術(shù)的發(fā)展歷程，主 要包括 集中式變電站自動化系統(tǒng)、分散式變電站自動化系統(tǒng)、集中和分散結(jié)合式自動化系統(tǒng) 、數(shù)字化變電站、智能化變電站 等階段 。合并單元的研制 不僅能簡化二次設(shè)備的設(shè)計(jì)， 而且還 能夠?qū)崿F(xiàn)數(shù)據(jù)的無縫連接和共享。最后，討論了合并單元相位補(bǔ)償技術(shù)，主要包含兩方面，一是電子式互感器本身原理引起的，一是合并單元解碼、濾波器等數(shù)據(jù)處理帶來的時延。work of process layer。 數(shù)字化變電站 以變電站一 次設(shè)備和 二次設(shè)備為數(shù)字化對象 ，利用高速網(wǎng)絡(luò)通信平臺為基礎(chǔ)， 使傳輸數(shù)據(jù)標(biāo)準(zhǔn)化，并且實(shí)現(xiàn)數(shù)據(jù)信息的共享和互操作。 彩 顯計(jì) 算 機(jī)鍵 盤鼠 標(biāo)打 印 機(jī)數(shù) 據(jù) 采 集 及控 制 部 件微 機(jī) 保 護(hù) 管理 單 元M o d e m調(diào) 度 中 心交 直 采 樣Y C開 關(guān) 量 采 集Y X電 能 表 脈 沖 采 集Y M開 關(guān) 控 制 輸 出Y K保 護(hù)部 件 圖 1 2 集中式變電站自動化系統(tǒng)典型框圖 （ 2）分散式變電站自動化系統(tǒng) 20 世紀(jì) 90 年代中期，隨著計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)通信技術(shù)的跨越式發(fā)展，集中式系統(tǒng)的可靠性，靈活性無法滿足大容量、高電壓等級變電站的要求，出現(xiàn)了分布式變電站自動化系統(tǒng)。 （ 4）數(shù)字化變電站 21 世紀(jì)初期，隨著電子式互感器、智能化開關(guān)等智能一次設(shè)備技術(shù)的應(yīng)用以及 IEC 61850 國際標(biāo)準(zhǔn)的推廣 [3]，開始向數(shù)字化變電站發(fā)展。同時變電站的高壓電氣設(shè)備保護(hù) 、測量 、監(jiān)控等二次設(shè)備的控制 信號、采集信號發(fā)送、模擬量采集仍 需要 依 靠大量的電纜連接來實(shí)現(xiàn)，不僅浪費(fèi)了大量的資源，而且高壓設(shè)備的絕緣、高低壓設(shè)備之間的電氣隔離都增加了難度。 它是變電站數(shù)據(jù)數(shù)字化、功能集成化、結(jié)構(gòu)緊湊的重要體現(xiàn)。 即使當(dāng)時技術(shù)一般，但是 已經(jīng)是當(dāng)時的先進(jìn)水平。 ABB 公司已經(jīng)成功開發(fā)了各種形式的 OCT、 OVT產(chǎn)品， ABB 公司研制的有源電子式互感器已經(jīng)在全球投入運(yùn)行。 IEC 618591 的制訂，加劇了電子式互感器接口 —— 合并單元的發(fā)展。 在 國內(nèi) ， 也有不少科研單位、企業(yè)也完成了包含合并單元接口的電子式互感器全部型實(shí)驗(yàn)測試 [19]。 通過闡述電子式互感器和合并單元的配置原則，給出典型變電站主接線圖電子式互感器和合并單元的配置方案 ；在數(shù)字化變電站過程層數(shù)據(jù)傳輸方式討論的前提下，引出合并單元接口問題；最后討論合并單元的總體設(shè)計(jì)方案，包括合并單元硬件方案和軟件設(shè)計(jì)方案。 （ 2） 110kV 及以下變電站 1） 110(66)kV 電壓等級宜采用電子式互感器； 2） 35kV 及以下宜采用常規(guī)互感器或模擬小信號輸出互感器，可采用帶模擬量插件的合并單元進(jìn)行數(shù)字轉(zhuǎn)換； 3）主變差動保護(hù)各側(cè)宜采用特性相同的電子式互感器 ；主變中性點(diǎn)（或公共繞組）宜設(shè)置電子式電流互感器，其余套管電流互感器根據(jù)實(shí)際需求可設(shè)置或取消； 4）線路、主變間隔若設(shè)置三相電壓互感器，可采用電流電壓組合型互感器； 5）在具備條件時，互感器可與隔離開關(guān)、斷路器進(jìn)行組合安裝。 饋線回路上電流互感器 5TA、 6TA、 7TA、 8TA 采用常規(guī) CT，每臺含 2 個獨(dú)立輸出的二次繞組，精度分別為 5P（保護(hù)用）、 （測量用）。 數(shù)字化變電站間隔層一般有主變主保護(hù)、主變后備保護(hù)、饋線保護(hù)、測控裝置、計(jì)量裝置、錄波裝置等。國家電網(wǎng)公司企業(yè)標(biāo)準(zhǔn)《智能變電站繼電保護(hù)通用技術(shù)條件》中，推薦采用IEC600448 標(biāo)準(zhǔn)中的 FT3 楨格式作為同步串行接口。 （ 3）對時接口 合并單元對時接口形式有三種： 1PPS或者 1PPM對時接口、 IRIGB碼同步對時接口和在 IEC 6185092組網(wǎng)網(wǎng)口上完成 IEEE 1588協(xié)議對時功能。雖然 DSP 數(shù)據(jù)處理能力很強(qiáng)，可以調(diào)用自身的函數(shù)，功能實(shí)現(xiàn)簡單，但是這種芯片執(zhí)行程序時是順序執(zhí)行的，主要以串行處理為主，這不免在處理速度上有所限制，而且 DSP 接口有限，不易于擴(kuò)展。 C P U以 太 網(wǎng)接 口F P G AU S BF L A S HS D R A MD I/ I O 圖 2 4 采用 DSP+FPGA 實(shí)現(xiàn)合并單元硬件框圖 （ 4） 基于雙獨(dú)立 CPU 實(shí)現(xiàn)方案 [30]。 隨著 FPGA 技術(shù) 的迅猛發(fā)展，單芯片上數(shù)百萬個 邏輯門數(shù) 早已經(jīng)實(shí)現(xiàn) ， 因此，可以 實(shí)現(xiàn) 整個硬件 系統(tǒng) 的 高度集成； 開發(fā)者可以 通過多次 編程、擦除或者 其他的軟件 即可實(shí)現(xiàn)不同 要求的電路；和 DSP實(shí)現(xiàn)方案 相比較 ， FPGA 沒有內(nèi)存飽和、死機(jī)等問題，并且，硬件電路相對穩(wěn)四川大學(xué)工程碩士學(xué)位論文 基于 FPGA數(shù)字化變電站合并單元設(shè)計(jì)與仿真 16 定、運(yùn)算速度快 ，可以 并 行處理高速的采樣數(shù)據(jù)；此外，一塊 FPGA 芯片 就能夠 完成 MU數(shù)據(jù)采集、 數(shù)據(jù) 處理以及 數(shù)據(jù) 發(fā)送 等主要功能，簡化了硬件電路和多芯片接口的 復(fù)雜度；最后， FPGA 有 豐富的 I/O 接口 ， 能夠滿足多位數(shù)據(jù)的輸入輸出 需求。 XC5LX220T 采用 45nm工藝， 含有 34560 個 silce；每 個塊 RAM的大小為 36Kb，總?cè)萘窟_(dá) 7632kbit； DSP48 silce 工作頻率可達(dá)到 250MHz，包含 180 個 silce；可用 I/O 數(shù) 最大 多達(dá) 1200 個；電壓支持 和 。 本文采用 IEC 6185092 報(bào)文格式發(fā)送采樣 同步數(shù)據(jù) 。 脈沖同步法 在合并單元框架結(jié)構(gòu)中可以看出，每個 MU 都配置了一個 1PPS 接口，可以接收 GPS 發(fā)出的 1PPS 信號。由于不同的插值算法的誤差也不盡相同，為了滿足 保護(hù)、測控等二次設(shè)備的采樣精度要求，下面對于常用的幾種插值算法進(jìn)