【正文】 是定義變量的時候對后續(xù)應用時變量賦值有事出現(xiàn)問題。B1001: data_out=839。B0111_1101。//3439。B0001: data_out=839。B0011_1111。B0000_0111。//4439。B0010: data_out=839。B1011。B0111_1111。//5439。B0011: data_out=839。B0011_1111。B0110_1111。//6439。B0100: data_out=839。B0000_0110。if(countA==839。B0011。elseYN =139。B0001。B0011)numSAT[3] = num。B1。B101)key=439。numSAT[0] = 439。enterX= 139。keyAA[1] =339。 if (count3==439。 end//分頻2always(posedge sysclk or negedge reset) if (!reset) begin count2 = 2639。 reg enterX。 //分頻2計數(shù)2reg [7:0] countA。 //三位輸入output [7:0] data_out。b1001:opin[31:16]=1639。h7d3f。 439。b0001:opin[31:16]=1639。h7f3f。 //顯示五十分 439。b0011:opin[15:0]=1639。h3f3f。 //選手二加20分 else q[7:4]=q[7:4]+439。 //選手一加30分 end end 239。h9) begin if(score==339。input[1:0] s。b10:s=239。always(posedge clk or posedge reset)//判斷是否清零 if(reset) begin q=139。output[1:0] led。//數(shù)碼管引腳控制wire[1:0] m。系統(tǒng)流程如下：詳細設計（1）二人搶答器。當確認后如果顯示數(shù)據(jù)與預置密碼相同，則LED 亮；如不相等，則無反應。（4） 累積加分，裁判可隨時清除。通過對數(shù)字集成電路或模擬集成電路的模擬與仿真等，熟練使用相關軟件設計具有較強功能的電路，提高實際動手，為將來設計大規(guī)模集成電路打下基礎。二、分析與設計設計任務分析（1）二人搶答器用Verilog硬件描述語言設計搶答器，實現(xiàn)：二人通過按鍵搶答，最先按下按鍵的人搶答成功，此后其他人搶答無效。將各模塊代碼寫好并測試后，在主模塊中調用并分配引腳，引腳分配好后，從新編譯、下載就可實驗了。//開始搶答按鈕input[1:0] key。//調用搶答模塊store store(score,clr,m,q)。reg[1:0] s。b1。b??。wire clk=score[0]|score[1]|score[2]。//選手一加10分 else if(score==339。b001)q[7:4]=q[7:4]+439。//數(shù)碼管顯示模塊input[7:0] pin。h063f。b0100:opin[15:0]=1639。 //顯示六十分 439。h6f3f。b0010:opin[31:16]=1639。 439。h073f。input sysclk。 //判斷密碼正確與否的Led燈reg YN。 //數(shù)字計算reg [3:0] numSAT[3:0]。 end else if (count==120000) begin count= 2639。B0000。B0000。B111。B0。B1。B011)key=439。else if (movX==439。B0。B0。B1。B0。//高電平有效case(numSAT[0])439。B0101_1011。B0101: data_out=839。//7439。//0endcaseendelse if (countA==839。B0000_0110。B0100: data_out=839。//6439。B0110_1111。B0011_1111。B0011: data_out=839。//5439。B0111_1111。B0111。B0010: data_out=839。//4439。B0000_0111。B0011_1111。也對這些知識進一步的