【正文】 =的功能，其T端應(yīng)接（ ） A、1 B、 0 C、 D、 如圖時(shí)序電路的初始狀態(tài)為，經(jīng)過(guò)兩個(gè)時(shí)鐘脈沖作用后其狀態(tài)為（ ）。A 、十二進(jìn)制加法 B、 十二進(jìn)制減法 C、 十進(jìn)制加法D 、十一進(jìn)制加法1一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30PF，則該電路輸出信號(hào)的頻率是（ ）A、6 MHZ B、2MHZ C、3MHZ D、12MHZ 1用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長(zhǎng)度是（ ）。( ）JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí)，J、K端的取值為J=1,K=0。 畫出狀態(tài)圖(3)取SN1=S99狀態(tài)產(chǎn)生置數(shù)信號(hào),以同步置數(shù)法為例：把00000000～01100011作為計(jì)數(shù)狀態(tài)，取兩片的01100011狀態(tài)作為置數(shù)信號(hào)。（2） 作業(yè) 學(xué)生在完成每一章的理論學(xué)習(xí)，就及時(shí)完成課后習(xí)題，及授課教師提供的習(xí)題，這不僅可以鞏固所學(xué)過(guò)的知識(shí)，而且還可以自我測(cè)驗(yàn)，發(fā)現(xiàn)自己的不足。（4） 課堂學(xué)習(xí) 學(xué)生在自學(xué)中發(fā)現(xiàn)不清楚的知識(shí)點(diǎn)，可有針對(duì)地，有重點(diǎn)在面授時(shí)的聽課，并及時(shí)發(fā)問(wèn)，解決心里的疑問(wèn)。（3分） 3）畫圖。要求用八選一數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)（其中A2～A0為選擇控制端（地址端），按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0～D7中，選擇一個(gè)需要的數(shù)據(jù)送到輸出端Y，E為使能端，低電平有效。( ) A、6 B、7 C、8 D、9三、判斷題(每題1分，共10分) ( ）普通TTL與非門的輸出端允許直接相連，實(shí)現(xiàn)線與。A、相同 B、不相同 C、與觸發(fā)器有關(guān) D、與電平相同，, 它們的邏輯關(guān)系是（ ）。邏輯電路和 邏輯電路 。（）2=（ ）10=（ ）16。七、設(shè)計(jì)題(8分)畫出用同步十進(jìn)制計(jì)數(shù)器74LS160接成一個(gè)同步八進(jìn)制計(jì)數(shù)器的接線圖，可以附加必要的門電路，簡(jiǎn)要說(shuō)明設(shè)計(jì)思路。（ ）普通TTL與非門的輸出端允許直接相連，實(shí)現(xiàn)線與。 1下圖中,滿足Q＊ =Q 的觸發(fā)器是_____________。A. B. C. D. 二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達(dá)式Y(jié)= 。A/D轉(zhuǎn)換的一般步驟包括 、 、 和 。4．常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 、 。（ ）1 D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（ ） 。 19．若某ADC取量化單位△=，并規(guī)定對(duì)于輸入電壓，在0≤＜時(shí)，認(rèn)為輸入的模擬電壓為0V，輸出的二進(jìn)制數(shù)為000，則≤＜時(shí)，輸出的二進(jìn)制數(shù)為 。 11． 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 。3．只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有 功能。8．時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。（ ）1利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ） 若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。 13．8位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。 D.5．對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= 。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。四、寫出下列各圖的輸出函數(shù)。（ ）。（ ）2． 當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。 7．函數(shù)，當(dāng)變量的取值為 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。17．已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為 。11. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。2. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。（ ）3． 異或運(yùn)算與同或運(yùn)算在邏輯上互為反函數(shù)。 （3）課程設(shè)計(jì)成績(jī)以百分制計(jì)算，占課程總成績(jī)的20%。主要內(nèi)容及要求：掌握A/D轉(zhuǎn)換的一般工作過(guò)程：取樣保持、量化編碼。第八章 可編程邏輯器件重點(diǎn)和難點(diǎn)：可編程邏輯器件（PLD）；復(fù)雜的可編程邏輯器件（CPLD）；現(xiàn)場(chǎng)可編程門陣列（FPGA）。要正確選用觸發(fā)器，不僅需要知道它的邏輯功能，還必須知道它的觸發(fā)方式。主要內(nèi)容及要求：要求掌握TTL、CMOS門電路的邏輯功能（普通門、OC門、OD門、TSL、TG、SW）、特性，參數(shù)和使用方法；理解門電路的工作原理。描述解決相應(yīng)問(wèn)題算法的設(shè)計(jì)思想。（2） 培養(yǎng)學(xué)生自學(xué)參考書籍，查閱手冊(cè)、圖表和文獻(xiàn)資料的能力。其中自學(xué)72學(xué)時(shí)，課程設(shè)計(jì)24學(xué)時(shí)，面授32個(gè)學(xué)時(shí)。通過(guò)本課程的學(xué)習(xí)，應(yīng)掌握數(shù)字電子技術(shù)的基本原理、基本分析與設(shè)計(jì)方法。：能繪制數(shù)字電路原理圖和讀圖；會(huì)設(shè)計(jì)簡(jiǎn)單的組合邏輯電路；能分析典型的時(shí)序邏輯電路與綜合應(yīng)用電路；會(huì)制作典型的數(shù)字應(yīng)用電路；能獨(dú)立完成數(shù)字電路的單元實(shí)驗(yàn)和設(shè)計(jì)任務(wù)。（5） 題目命題應(yīng)具有足夠的工作量。主要內(nèi)容及要求：掌握邏輯代數(shù)的基本運(yùn)算及門：與、或、非，常用復(fù)合邏輯運(yùn)算及門：與非、或非、異或、同或、與或非；熟悉邏輯代數(shù)的基本定律與基本定理；掌握邏輯函數(shù)的表示方法：真值表、卡諾圖、表達(dá)式（代數(shù)表達(dá)式及最小項(xiàng)表達(dá)式）、邏輯圖。了解寄存器、移位寄存器及計(jì)數(shù)器等邏輯功能時(shí)，重點(diǎn)了解這些邏輯器件上控制端的功能，能夠根據(jù)器件的功能表，正確合理地運(yùn)用這些控制端，最大限度地發(fā)揮所用器件的潛力，設(shè)計(jì)出任何其他邏輯功能的時(shí)序電路。多諧振蕩器是直接產(chǎn)生矩形脈沖波形的基本單元電路，單穩(wěn)態(tài)觸發(fā)器和施密特電路是最常用的兩種波形變換電路。 學(xué)習(xí)媒體介紹（1） 教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版）閻石 主編 高等教育出版社；（2） 參考書目：本學(xué)科自學(xué)指導(dǎo)推薦或由授課教師指定；（3） 電子資料：教學(xué)大綱、電子教案、習(xí)題及模擬試題；（4） 網(wǎng)絡(luò)資源：相關(guān)課程的電子教案、習(xí)題、試題、視頻等。A. １ B. ２ C. ４ D. 162．十進(jìn)制數(shù)25用8421BCD碼表示為 。 C. D. 11．A+BC= 。（ ）。常用的可靠性代碼有 、 等。13．邏輯函數(shù)F=+B+D的反函數(shù)= 。 2．以下電路中常用于總線應(yīng)用的是 。 10．組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有 。（ ）5．CMOS或非門與TTL或非門的邏輯功能完全相同。（ ），互為逆過(guò)程。74LS42為二十進(jìn)制譯碼器。允許附加必要的門電路。=K=0 =Q,K= =,K=Q =Q,K=0 8．下列觸發(fā)器中，克服了空翻現(xiàn)象的有 。 ，則JK端的方程為 。（ ）同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。3．觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、一般觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。amp。（2）試用一片74LS161及圖 (c)電路設(shè)計(jì)成一個(gè)能自動(dòng)完成加、減循環(huán)計(jì)數(shù)的計(jì)數(shù) 器。 6．用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將 相應(yīng)地并聯(lián)在一起。 14．一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為 。（ ） 用2片容量為16K8的RAM構(gòu)成容量為32K8的RAM是位擴(kuò)展。（ ）1 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（ ）1 A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，量化誤差就可以減小到0。模擬題A一、填空題(每空1分，共20分)（）2=( )8=( )16。單穩(wěn)態(tài)觸發(fā)器有 個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有 個(gè)穩(wěn)定狀態(tài)。 B. 沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制 D. 輸出只與內(nèi)部狀態(tài)有關(guān)以下電路中,欲獲得一個(gè)數(shù)字系統(tǒng)的時(shí)鐘脈沖源,應(yīng)采用____________。A．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2三、判斷題（對(duì)的打√，錯(cuò)的打。（ ）8. CMOS 電路比 TTL 電路功耗大。 串行傳輸?shù)臄?shù)據(jù)轉(zhuǎn)換為并行傳輸數(shù)據(jù)時(shí)，可采用 寄存器。1一個(gè)觸發(fā)器有 個(gè)穩(wěn)態(tài)，它可以存儲(chǔ)______位二進(jìn)制碼。A. 與非門 B. 或非門 C. 與或非門 D. 異或門設(shè)所給電路均為TTL電路，能實(shí)現(xiàn)邏輯功能的電路是（ ）。( ）時(shí)序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。用卡諾圖法化簡(jiǎn)：五、畫圖題(5分)如圖所示電路，假設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0態(tài)，根據(jù)輸入的波形畫出輸出波形。（3分） 即：片1的ENT=ENP=1,CLK=CP,作為低位。七、 學(xué)習(xí)方法介紹（1） 理論自學(xué) 由于成人學(xué)習(xí)的特殊性，特別是集中到課堂學(xué)習(xí)的時(shí)間較短，而課程知識(shí)點(diǎn)較多，且有很多綜合性的知識(shí)，學(xué)生應(yīng)在校外做足功課，提高自學(xué)意識(shí)和