【正文】 ：1. 如果使用走線，應(yīng)將其盡量加粗。當檢查這種布線策略時，首先發(fā)現(xiàn)的弊端是存在多個地環(huán)路。通常，純數(shù)字的電路板(尤其信號電平比較低，電路密度比較小時)采用自動布線是沒有問題的。對話框中的復(fù)選取項用于選擇是否允許使用板層對（ layers pairs ）設(shè)置。t care （可忽略的測試點）。 ）角兩種方式可選。 AirGap 文本框：用于設(shè)置空隙的間隔的寬度。 Conner Style 下拉列表：用于設(shè)置電源層和導(dǎo)孔的連接風(fēng)格。 阻焊層設(shè)計規(guī)則Mask （阻焊層設(shè)計）規(guī)則用于設(shè)置焊盤到阻焊層的距離，有如下幾種規(guī)則。 To文本框用于設(shè)置拐角的大小。方向布線、 45Down該層為向下 45 176。圖 614 Star Burst （星形）規(guī)則3. Routing Rriority （布線優(yōu)先級別）選項區(qū)域設(shè)置該規(guī)則用于設(shè)置布線的優(yōu)先次序，設(shè)置的范圍從0~100 ，數(shù)值越大，優(yōu)先級越高，如圖615所示。圖 610 垂直拓撲規(guī)則Daisy Simple （簡單雛菊）規(guī)則設(shè)置簡單雛菊規(guī)則設(shè)置如圖 611所示，從Tolpoogy下拉菜單中選擇Daisy simple選項。圖6 7 設(shè)置導(dǎo)線寬度2. Routing Topology （布線拓撲）選項區(qū)域設(shè)置拓撲規(guī)則定義是采用的布線的拓撲邏輯約束。圖65 設(shè)置最小距離2 ． Short Circuit （短路）選項區(qū)域設(shè)置短路設(shè)置就是否允許電路中有導(dǎo)線交叉短路。在這里選定Net單選項，同時在下拉菜單中選擇在設(shè)定的任一網(wǎng)絡(luò)名。在該設(shè)計規(guī)則菜單中， New Rule是新建規(guī)則； Delete Rule是刪除規(guī)則； Export Rules是將規(guī)則導(dǎo)出，將以 .rul為后綴名導(dǎo)出到文件中； Import Rules是從文件中導(dǎo)入規(guī)則； Report ……選項，將當前規(guī)則以報告文件的方式給出。對于具體的電路可以采用不同的設(shè)計規(guī)則，如果是設(shè)計雙面板，很多規(guī)則可以采用系統(tǒng)默認值，系統(tǒng)默認值就是對雙面板進行布線的設(shè)置。的折線布線，不可使用90186。布線要整齊劃一，不能縱橫交錯毫無章法。在PCB的設(shè)計過程中，布線一般有這么三種境界的劃分：首先是布通，這時PCB設(shè)計時的最基本的要求。11. IC去耦電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產(chǎn)和檢驗。根據(jù)某些元件的特殊要求，設(shè)置禁止布線區(qū)。印制電路板走線的原則：◆走線長度：盡量走短線，特別對小信號電路來講，線越短電阻越小，干擾越小。（1） 元器件封裝分類通孔式元器件封裝（THT，through hole technology） 表面貼元件封裝 （SMT Surface mounted technology ）另一種常用的分類方法是從封裝外形分類： SIP單列直插封裝 DIP雙列直插封裝 PLCC塑料引線芯片載體封裝 PQFP塑料四方扁平封裝 SOP 小尺寸封裝TSOP薄型小尺寸封裝PPGA 塑料針狀柵格陣列封裝PBGA 塑料球柵陣列封裝CSP 芯片級封裝(2) 元器件封裝編號編號原則：元器件類型+引腳距離（或引腳數(shù)）+元器件外形尺寸例如 DIP14 等。防護層（mask layer） 包括錫膏層和阻焊層兩大類。例如元器件的標識、標稱值等以及放置廠家標志，生產(chǎn)日期等。 極性電容 編號RB，表示元件引腳間的距離，表示元件的直徑。的拐角。布局操作的基本原則A. 遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當優(yōu)先布局．B. 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號流向規(guī)律安排主要元器件．C. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短，關(guān)鍵信號線最短。8. 需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端，距離一般不超過500mil。這是衡量一塊印刷電路板是否合格的標準。在條件允許的范圍內(nèi)，盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號線，通常信號線寬為：～，～，～?！　　、啵?關(guān)鍵信號應(yīng)預(yù)留測試點，以方便生產(chǎn)和維修檢測用　　?、幔韴D布線完成后，應(yīng)對布線進行優(yōu)化；同時，經(jīng)初步網(wǎng)絡(luò)檢查和DRC檢查無誤后，對未布線區(qū)域進行地線填充，用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用。圖61 PCB設(shè)計規(guī)則和約束對話框該對話框左側(cè)顯示的是設(shè)計規(guī)則的類型，共分10類。1 ． Clearance （安全距離）選項區(qū)域設(shè)置安全距離設(shè)置的是PCB 電路板在布置銅膜導(dǎo)線時，元件焊盤和焊盤之間、焊盤和導(dǎo)線之間、導(dǎo)線和導(dǎo)線之間的最小的距離。（ 4 ）在Constraints選項區(qū)域中的Minimum Clearance文本框里輸入8mil 。4 ． Unconnected Pin （未連接管腳）選項區(qū)域設(shè)置對指定的網(wǎng)絡(luò)檢查是否所有元件管腳都連線了。Shortest ( 最短 ) 規(guī)則設(shè)置最短規(guī)則設(shè)置如圖68所示，從Topology下拉菜單中選擇Shortest選項，該選項的定義是在布線時連接所有節(jié)點的連線最短規(guī)則。該規(guī)則選擇一個Source （源點），以它為中心向左右連通所有的節(jié)點，并使連線最短。圖 616 布線層設(shè)置由于設(shè)計的是雙層板，故MidLayer 1到MidLayer30都不存在的，該選項為灰色不能使用，只能使用Top Layer和Bottom Layer兩層。5 ． Routing Corners （拐角）選項區(qū)域設(shè)置布線的拐角可以有45 176。圖 6－19 90 176。這個延伸量就是防止阻焊層和焊盤相重疊，如圖6 — 22所示系統(tǒng)默認值為4mil,Expansion設(shè)置預(yù)為設(shè)置延伸量的大小。 2. Power Plane Clearance （電源層安全距離）選項區(qū)域設(shè)置該規(guī)則用于設(shè)置電源層與穿過它的導(dǎo)孔之間的安全距離，即防止導(dǎo)線短路的最小距離，設(shè)置界面如圖6 — 25所示，系統(tǒng)默認值20mil。圖 6 — 27 測試點風(fēng)格設(shè)置該設(shè)置對話框有如下選項： 右邊多項復(fù)選項設(shè)置所允許的測試點的放置層和放置次序。3 ． Hole size （導(dǎo)孔直徑設(shè)置）選項區(qū)域設(shè)置該規(guī)則用于設(shè)置導(dǎo)孔的內(nèi)直徑大小。掌握這些規(guī)則的設(shè)置，就能設(shè)計出高質(zhì)量的PCB電路。此雙面板的底層如圖2所示，這些布線層的電路原理圖如圖3a和圖3b所示。圖3a和圖3b所示電路的手工布線如圖圖5所示。 2. 應(yīng)避免地環(huán)路。對地線阻抗部分的影響，其計算公式為V= RI, 其中，V是產(chǎn)生的電壓，R是地平面或接地走線的阻抗，I是由數(shù)字器件引起的電流變化。分開模擬和數(shù)字地平面的有效方法如圖7所示。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴重的情況甚至?xí)鹫駝印Ｓ捎陂_關(guān)時芯片上產(chǎn)生開關(guān)瞬態(tài)電流并流經(jīng)電路板，有額外的“備用”電荷是有利的。此電路板上，設(shè)計出的環(huán)路面積為697cm2。對于數(shù)字電路就不需要這樣做，數(shù)字電路可容忍地平面上的大量噪聲，而不會出現(xiàn)問題。PCB設(shè)計產(chǎn)生的寄生元件 PCB設(shè)計中很容易形成可能產(chǎn)生問題的兩種基本寄生元件：寄生電容和寄生電感。采用下述兩種技術(shù)之一可以減少這種現(xiàn)象。電路板中寄生電感產(chǎn)生的原理與寄生電容形成的原理類似。布線策略通常作為經(jīng)驗準則向大家介紹，因為很難在實驗室環(huán)境中測試出產(chǎn)品的最終成功與否。圖 2 用三個8位數(shù)字電位器和三個放大器提供65536個差分輸出電壓，組成一個16位D/A轉(zhuǎn)換器。為講解圖2所示電路的工作原理，采用三個8位數(shù)字電位器和三個CMOS運算放大器組成一個16位D/A轉(zhuǎn)換器。圖 4 在此示波器照片中，最上面的波形取自JP1(到數(shù)字電位器的數(shù)字碼)，第二個波形取自JP5(相鄰模擬走線上的噪聲)，最下面的波形取自 TP10(16位D/A轉(zhuǎn)換器輸出端的噪聲)。此電路獲得最優(yōu)性能所需的嚴格器件規(guī)格如表1所示。此電路是在實驗室中快速設(shè)計出的，沒有注意細節(jié)。此噪聲通過電路的模擬部分一直傳播到第三個數(shù)字電位器(U5a)