【正文】 ，試畫出在圖題 6． 2． 1（ b）所示波形作用下， Q 和 z 的波形圖。 用 JK 觸發(fā)器設計一個同步時序電路，狀態(tài)表如下 解：所要設計的電路有 4 個狀態(tài)，需要用兩個 JK 觸發(fā)器實現(xiàn)。 3． 4 所示。如圖 (c) 課后答案網(wǎng) 試畫出圖題 ⒍⒌ 1 所示電路的輸出 (Q3—Q0)波形，分析電路的邏輯功能。 1 可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產(chǎn)生 電路。所設計的 電路如圖題解 6。 解：因為 M=24，有 16＜ M＜ 256，所以要用兩片 74HCT161。其電路如圖題解 6。 設存儲器的起始地址為全 0，試指出下列存儲系統(tǒng)的最高地址為多少？ （ 1） 2K1 （ 2） 16K4 （ 3） 256K32 解：因為存儲系統(tǒng)的最高地址＝字數(shù)十起始地址一 1，所以它們的十六進制地址是： （ 1） 7FFH （ 2） 3FFFH （ 3） 3FFFFH ＇ 7， 2． 4 一個有 1M1 位的 DRAM，采用地址分時送人的方法， 芯片應具有幾條地址線？ 解：由于 1M=210210，即行和列共需 20 根地址線。 用增加的地址線 A13 控制片選使能 CE 便可實現(xiàn)字擴展，兩片相同地址的 sRAM 可構(gòu)成 16 位數(shù)據(jù)線。 2． 5 所示。 7． 2． 5 試用一個具有片選使能 CE、輸出使能 OE、讀寫控制 WE、容量為 8 K8 位的 sRAM 芯片，設計一個 16K16 位的存儲器系統(tǒng)，試畫出其邏輯圖。 課后答案網(wǎng) 課后答案網(wǎng) 第七章 習題答案 指出下列存儲系統(tǒng)各具有多少個存儲單元，至少需要幾根地址線和數(shù)據(jù)線。用 “反饋 清零法 ”或 “反饋置數(shù)法 ”跳過 256－ 24＝ 232 個多余狀態(tài)。 161 為異步清零，同步置數(shù)。因是同步計數(shù)器，故各觸發(fā)器的 CP 端接同一時 鐘脈沖源。＝ Sl＝ 1，移位寄存器 74HC194 執(zhí)行并 行輸人功能， Q3Q2Q1Q0＝ D3D2D1D0＝ 1110。 （ 2）畫出激勵信號和輸出信號的卡諾圖。 3． 1 所示的狀態(tài)表和 JK 觸發(fā)器的激勵表，可列出狀態(tài)轉(zhuǎn)換真值表和對各觸發(fā)器 的激勵信號，如表題解 6． 3。 4 所示 電路，寫出它的激勵方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和狀態(tài)圖。 解：根據(jù)表題 6。 4． 31 所示， M 和 N 為控制端，試分析該 電路的功能。根據(jù)表達式列出真值表如下。要求按鍵 9 的優(yōu)先級別最高，并且有工作狀態(tài)標志，以說明沒有按鍵按下和 按鍵 0 按下兩種情況。當輸入的二進制碼小于 3 時， 輸出為 0；輸入大于等于 3 時，輸出為 1。 ② 灌電流負載情況如圖題解 （ b）所示，驅(qū)動門的總灌電流為 +=. 而 74LS04 能提供 8mA 的灌電流，也未超載。若 T1 導通， 則 VBI=+ VBE=+= V。 （ 2）當與非門輸入端接高于 2V 的電源時，若 T1 管的發(fā)射結(jié)導通，則 VBE1≥， T1 管的 基極電位 VB≥2+ C1=。 (3)輸入端接同類與非門的輸 出低電壓 。 （ 1） “+”的 ASCⅡ 碼為 0101011，則（ 00101011） B=（ 2B） H （ 2） 的 ASCⅡ 碼為 1000000,(01000000)B=(40)H (3)you 的 ASCⅡ 碼為本 1111001,1101111,1110101,對應的十六進制數(shù)分別為 79,6F,75 (4)43 的 ASCⅡ 碼為 0110100,0110011,對應的十六緊張數(shù)分別為 34,33 邏輯函數(shù)及其表示方法 在圖題 1. 中，已知輸入信號 A， B`的波形，畫出各門電路輸出 L 的波形。 圖題 （ b）所示 CMOS 電路， EN =0 時， TP 2 導通，或非門打開， TP1 和 TN 1 構(gòu)成反 相器正常工作， L=A；當 EN =1 時， TP 2 截止，或非門輸出低電平，使 TN 1 截止，輸出端 處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其表示符號如圖題解 （ b）所示。 （ 3）與非門的輸入端接同類與非門的輸出高電平 輸出時，若 T1 管導通，則 VB1=+=。 課后答案網(wǎng) 設有一個 74LS04 反相器驅(qū)動兩個 74ALS04 反相器和四個 74LS04 反相器。灌電流情況如圖題解 （ a）所示， 74LS03 輸 出 為 低 電 平 ， IIL (total ) =5 IIL =5?? =, 有 Rp (min) = = VDD?? VOL (max) (5?? 4)V ? ??? 拉電流情況如圖題解 （ b）所示， 74LS03 輸出為高電平， IIH (total ) =5 IIH =5?? = 由于 VOH (min) VIH (min) 為了保證負載門的輸入高電平，取 VOH (min) =4V 有 RP (max) = = VDD?? VoH (min) (5?? 4)V =??? 綜上所述， RP 的取值范圍為 ???? ??? 設計一發(fā) 光二極管 (LED)驅(qū)動電路 ,設 LED 的參數(shù)為 VF =, ID =。當滿足以 下條件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。 七段顯示譯碼電路如圖題 4． 4． 14（ a）所示，對應圖題 4． 4， 14（ b）所示輸人波 形，試確定顯示器顯示的字符序列 解：當 LE=0 時，圖題 4， 4。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 所示。當 MN＝ 01 時，輸入端 B3B2B1B0＝ 0010，加法器 的輸出 S＝ I＋ 2。當從初態(tài) b 開始，依次輸人 0、 0、 1 信號時，該時序電路將按圖題解 6， 1． 6（ b）所示的順序改變狀態(tài)，因而其相應的輸出為 0、 0、 0、 1。 分析圖題 6． 2． 5 所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。從而，得到化簡的激勵方程組 輸出方程 Y=Q1Q0 Q1Q0A 由輸出方程和激勵方程話電路 課后答案網(wǎng) 試用下降沿出發(fā)的 D 觸發(fā)器設計一同步時序電路，狀態(tài)圖如 （ a） , S0S1S2 的編 碼如 （ a） 解：圖題 6． 3。 （ 3）由卡諾圖得激勵方程 ｜ 課后答案網(wǎng) 輸出方程 Y=AQ1 （ 4）根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解 6． 3． 4（ b）所示。在移位過程中，因為 Q3Q Q Q0 中總有一個為 0，因而能夠維持 S1S0=01 狀態(tài)，使右移操作持續(xù)進行下去。 試用 74HCT161 設計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù) 1001～ 1111。 18 所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù) 01010010，它所對應的十進制數(shù)是 82，說明該電路在置數(shù)以后從 01010010 態(tài)開始計數(shù)，跳過了 82 個狀態(tài)。 反饋置數(shù)法：利用 74HCT161 的 “同步預置 ”功能，在兩片 74HCT161 的數(shù)據(jù)輸入端上從高 位到低位分別加上 11101000（對應的十進制數(shù)是 232），并將高位芯片的進位信號經(jīng)反相器 接至并行置數(shù)使能端。 同理得： （ 2） 1M 個存儲單元， 18 根地址線， 4 根數(shù)據(jù)線。要將 8K16 位擴展成 16K16 位的存儲器系統(tǒng)，還必須進