【正文】 9（字節(jié)8， CRC）字節(jié)讀完。但是，僅在最近一次溫度測(cè)量出現(xiàn)告警的情況下， DS18B20 才對(duì)此命令作出響應(yīng)。只有與 64 位 ROM 序列嚴(yán)格相符的 DS18B20 才能對(duì)后繼的存貯器操作命令作出響應(yīng)。初始化序列包括總線主機(jī)發(fā)出一復(fù)位脈沖，接著由從屬器件送出存在脈沖。 DS18B20 測(cè)量溫度時(shí)使用特有的溫度測(cè)量技術(shù)。為了補(bǔ)償振蕩器溫度特性的非線性性，斜率累加器提供的預(yù)置數(shù)也隨溫度相應(yīng)變化。它具有 3 引腳 TO－ 92 小體積封裝形式，溫度測(cè)量范圍為－ 55℃ ～＋ 125℃ ，可編程為 9 位～ 12 位 A/D 轉(zhuǎn)換精度，測(cè)溫分辨率可達(dá) ℃ ，被測(cè)溫度用符號(hào)擴(kuò)展 的 16 位數(shù)字量方式串行輸出 ，其工作電源既可在遠(yuǎn)端引入，也可采用寄生電源方式產(chǎn)生，多個(gè) DS18B20 可以并聯(lián)到 3 根或 2 根線上，CPU 只需一根端口線就能與多個(gè) DS18B20 通信，占用微處理器的端口較少，可節(jié)省大量的引線和邏輯電路。 I/D=0:數(shù)據(jù)讀 /寫操作后， AC自動(dòng)減 1. S/C=0:光標(biāo)平移一個(gè)字符位 . N=0:一行顯示。 1602 液晶顯示屏引腳接線電路原 理圖如圖 34 所示。 第 3 腳： VL，液晶顯示器對(duì)比度調(diào)整端，接正電源時(shí)對(duì)比度最弱，接地電源時(shí)對(duì)比度最高，對(duì)比度過高時(shí)會(huì)產(chǎn)生 “ 鬼影 ” ，使用時(shí)通過一個(gè) 10K 的電阻調(diào)整對(duì)比度。 要使用點(diǎn)陣型 LCD 顯示器，必須有相應(yīng)的 LCD 控制器、驅(qū)動(dòng)器來對(duì) LCD 顯示器進(jìn)行掃描、驅(qū)動(dòng)，以及一定空間的 ROM 和 RAM 來存儲(chǔ)寫入的命令和顯示字符的點(diǎn)陣。 Altera Cyclone 系列 FPGA 是 Altera 公司 2020 年 9 月份推出的，基于 ， 工藝， Cyclone 是一個(gè)性價(jià)比很高的 FPGA 系列。然后利用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是FPGA 電路或?qū)Ｓ眉呻娐贰Ｄ壳八械陌雽?dǎo)體廠家的器件庫(kù)都是用 Verilog HDL 來描述的。VHDL 是正向邏輯設(shè)計(jì)的必然趨勢(shì)，這方面 Verilog HDL 肯定是比不上的。 Verilog HDL 善于描述更低層設(shè)計(jì)，包括結(jié)構(gòu)級(jí)（門級(jí)和晶體級(jí)管開關(guān)級(jí)）和物理級(jí)（器件、平面規(guī)劃）；而 VHDL 善于描述一 些高層的設(shè)計(jì)，包括系統(tǒng)級(jí)（算法、數(shù)據(jù)通路、控制）和行為級(jí)（寄存器傳輸?shù)龋?。通常Verilog 文件保存為 .v文件。 一個(gè)完整的 VerilogHDL 設(shè)計(jì)模塊包括端口定義、 I/O 聲明、信號(hào)類型聲明和功能描述四部分。 Verilog HDL 包含了豐富的內(nèi)建原語(yǔ)，包括邏輯門、用戶定義的原語(yǔ)、開關(guān)以及線邏輯。與其它的 HDL 相比， VHDL 具有更強(qiáng)的行為描述能力。 4．用戶專用的庫(kù)和程序包。 所謂硬件描述語(yǔ)言，就是可以描述硬件電路的功能，信號(hào)連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言。 如果以上的所有過程，包括編譯、綜合、布線 /適配和功能仿真、綜合后仿真、時(shí)序仿真都沒有發(fā)現(xiàn)問題，即滿足原設(shè)計(jì)要求，就可以將適配器產(chǎn)生的配置 /下載文件通過編徐州工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 8 程器或下載電纜載入目標(biāo)芯片中。綜合后，可生成 Verilog HDL或 VHDL網(wǎng)表文件，利用網(wǎng)表文件進(jìn)行綜合后仿真。 FPGA 設(shè)計(jì)的開發(fā)流程 FPGA設(shè)計(jì)的開發(fā)流程圖 22所示。當(dāng)前具有 IP內(nèi)核的系統(tǒng)級(jí) FPGA 的開發(fā)主要體現(xiàn)在兩個(gè)方面：一方面是 FPGA 廠商將 IP 硬核 (指完成版圖設(shè)計(jì)的功能單元模塊 )嵌入到 FPGA 器件中，另一方面是大力擴(kuò)充優(yōu)化的 IP 軟核 (指利用 HDL 語(yǔ)言設(shè)計(jì)并經(jīng)過綜合驗(yàn)證的功能單元模塊 )，用戶可以直接利用這些預(yù)定義的、 經(jīng)過測(cè)試和驗(yàn)證的 IP 核資源 ,有效地完成復(fù)雜的片上系統(tǒng)設(shè)計(jì)。 1． 大容量、低電壓、低功耗 FPGA 大容量 FPGA 是市場(chǎng)發(fā)展的焦點(diǎn)。因此，使用 FPGA器件可大大縮短系統(tǒng)的設(shè)計(jì)周期，加快產(chǎn)品投放市場(chǎng)的速度，提高產(chǎn)品的競(jìng)爭(zhēng)能力。 2．增大功能密集度 功能密集度是指在給定的空間能集成的邏輯功能數(shù)量。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。 CLB 之間的空隙部分是布線通道，布線通道給 CLB 和 I/OB 的輸入輸出提供互聯(lián)的路徑。隨著技術(shù)的發(fā)展，簡(jiǎn)單 PLD在集成度和性能方面的局限性也暴露出來。 可編程邏輯器件 可編程 邏輯器 件 PLD(Programmable Logic Devices)是 ASIC((Application Specific Integrated Circuits)的一個(gè)重要分支。這個(gè)階段在集成電路與電子系統(tǒng)方法學(xué)，以及設(shè)計(jì)工具集成方面取得了眾多成果，與 CAD相比，除了純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)，這就是計(jì)算機(jī)輔助工程的概念。 4． FPGA 有大量軟核，可以方便進(jìn)行二次開發(fā)。 與傳統(tǒng)的數(shù)據(jù)采集器采用的是基于單片機(jī)或者 DSP 作為控制器相比， FPGA 在抗干擾 和 速度上有很大優(yōu)勢(shì)。因而FPGA 以其獨(dú)有的技術(shù)優(yōu)勢(shì)在電子設(shè)計(jì)領(lǐng)域得到越來越廣泛的應(yīng)用。 課題的設(shè)計(jì)背景及其意義 FPGA 是可編程邏輯器件中一種比較復(fù)雜的形式，它正處于革命性數(shù)字信號(hào)處理的前沿。數(shù)據(jù)采集是各行業(yè)廣泛采用的一種現(xiàn)場(chǎng)控制手段，它可以實(shí)現(xiàn)實(shí)時(shí)控制、現(xiàn)場(chǎng)監(jiān)測(cè)，輔助數(shù)據(jù)分析、問題處理，以其結(jié)構(gòu)簡(jiǎn)單、使用手法便捷、精確的測(cè)量和友好的人機(jī)界面，博得用戶的青睞。軟件設(shè)計(jì)采用模塊化設(shè)計(jì)方法，使得程序易于調(diào)試和維護(hù)，利用 Verilog HDL 語(yǔ)言實(shí)現(xiàn)數(shù)據(jù)處理、 LCD 顯示、 閾值設(shè)定 及 報(bào)警 等各功能 子 模塊的編寫，并通過 Quartus II 軟件對(duì)該系統(tǒng)的各項(xiàng)功能進(jìn)行了仿真。 論文作者簽名： 日期： 年 月 日 徐州工程學(xué)院學(xué)位論文版權(quán)協(xié)議書 本人完全了解徐州工程學(xué)院關(guān)于收集、保存、使用學(xué)位論文的規(guī)定，即：本校學(xué)生在學(xué)習(xí)期間所完成的學(xué)位論文的知識(shí)產(chǎn)權(quán)歸徐州工程學(xué)院所擁有。 本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。其中，硬件部分是以 Altera 公司的 EP1C3T144C8 芯片、 1602 液晶顯示器 和 DS18B20 數(shù)字溫度傳感器為核心器件，主要由溫度采集、按鈕輸入、 LCD 溫 度顯示、閾值設(shè)定以及聲光報(bào)警等五部分組成。如何將 計(jì)算機(jī)與各種設(shè)施、設(shè)備結(jié)合，簡(jiǎn)化人工操作并實(shí)現(xiàn)自動(dòng)控制，滿足社會(huì)的需求，成為一個(gè)很重要的問題。該系統(tǒng)有著廣泛的應(yīng)用，如電子元件和設(shè)備的工作溫度檢測(cè)、智能環(huán)境溫度監(jiān)測(cè)、糧倉(cāng)溫度監(jiān)測(cè) 、大棚溫度監(jiān)測(cè)等。用戶通過利用強(qiáng)大 的開發(fā)工具，能在最短時(shí)間內(nèi)對(duì) FPGA 內(nèi)部邏輯進(jìn)行反復(fù)設(shè)計(jì)及修改，直至滿意為止， 一般可以在幾天或幾周內(nèi)完成一個(gè)電子系統(tǒng)的設(shè)計(jì)和制作， 這大大縮短了產(chǎn)品設(shè)計(jì)開發(fā)周期，提高了最終產(chǎn)品性能 ,達(dá)到快速上市和進(jìn)一步降低成本的要求 ?？删幊踢壿嬈骷⒗^續(xù)向著更高密度和更大容量方向邁進(jìn)。單片機(jī)程序是串行執(zhí)行的，執(zhí)行完一條才能執(zhí)行下一條，在處理突發(fā)事件時(shí)只能調(diào)用有限的中斷資源，而 FPGA 不同邏輯可以并行執(zhí)行，可以同時(shí)處理不同的 任務(wù)，這就使得 FPGA 工作更有效率。 八十年代為 CAE階段?；谝陨喜蛔悖藗冮_始追求貫徹整個(gè)設(shè)計(jì)過程的自動(dòng)化，這就是 EDA，即電子 系統(tǒng)設(shè)計(jì)自動(dòng)化。 可編程陣列邏輯器件 PAL(Programmable Array Logic) 和通用陣列邏輯器件GAL(Generic Array Logic)都屬于簡(jiǎn)單 PLD，結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)靈活，對(duì)開發(fā)軟件的要求低，但規(guī)模小，難以實(shí)現(xiàn)復(fù)雜的邏輯功能。通過編程可將 I/O 引腳設(shè)置成輸入、輸出和雙向等不同的功能， I/OB分布在芯片的四周。 徐州工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 5 在對(duì) FPGA 配置 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。使用 FPGA器件設(shè)計(jì)數(shù)字系統(tǒng)電路的主要優(yōu)點(diǎn)如下 ： 1．設(shè)計(jì)靈活 使用 FPGA器件，可以不被標(biāo)準(zhǔn)系列器件在邏輯功能上所限制，而且修改邏輯可在系統(tǒng)設(shè)計(jì)和使用過程的任一階段中進(jìn)行，并且只需通過對(duì)所用的 FPGA器件進(jìn)行重新編程即可完成，給系統(tǒng)設(shè)計(jì)提供了很大的靈活性。同時(shí)，在樣機(jī)設(shè)計(jì)成功后，由于開發(fā)工具先進(jìn)，自動(dòng)化程度高，對(duì)其進(jìn)行邏輯修改也十分簡(jiǎn)便迅速。 FPGA 技術(shù)的發(fā)展趨勢(shì) 隨著微電子技術(shù)、 EDA 技術(shù)、以及應(yīng)用系統(tǒng)需求的發(fā)展， FPGA 正在逐漸成為數(shù)字系統(tǒng)開發(fā)的平臺(tái)，并將在以下方面繼續(xù)完善和提高。在這樣的背景下，國(guó)際主要 FPGA 廠家在系統(tǒng)級(jí)高密度 FPGA 的技術(shù)發(fā)展上，主要強(qiáng)調(diào)了兩個(gè)方面： FPGA 的 IP( Intellec2tual Property ，知識(shí)產(chǎn)權(quán) )硬核和 IP 軟核。動(dòng)態(tài)可重構(gòu) FPGA在器件編程結(jié)構(gòu)上具有專門的特征，其內(nèi)部邏輯塊和內(nèi)部連線的改變，可以通過讀取不同的 SRAM 中的數(shù)據(jù)來直接實(shí)現(xiàn)這樣的邏輯重構(gòu)，時(shí)間往往在納秒級(jí)，有助于實(shí)現(xiàn) FPGA 系統(tǒng)邏輯功能的動(dòng)態(tài)重構(gòu)。 設(shè)計(jì)的第三步是綜合，將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤，這是軟件化為硬件電路的關(guān)鍵步驟。與前面各種仿真相比，這種仿真包含的時(shí)延信息最為全面、準(zhǔn)確，能較好 地反映芯片的實(shí)際工作情況。通常整個(gè)自頂向下或自底向上的電路設(shè)計(jì)過程都可以用VHDL來完成。 3．買方專用的庫(kù)和程序包。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，非常適用于可編程邏輯芯片的應(yīng)用設(shè)計(jì)?，F(xiàn)在， Verilog HDL 已經(jīng)成為數(shù)字 系統(tǒng)設(shè)計(jì)的首選語(yǔ)言，并成為綜合、驗(yàn)證和布局布線技術(shù)的基礎(chǔ)。這些模塊組成一個(gè)層次化結(jié)構(gòu)并使用線網(wǎng)進(jìn)行互連。 用 VerilogHDL 語(yǔ)言開發(fā) FPGA 的完整流程為： 1．文本編輯用任何文本編輯器都可以進(jìn)行，也可以用專用的 HDL 編輯環(huán)境。 Verilog HDL 與 VHDL 的比較 盡管 Verilog HDL 與 VHDL 兩種語(yǔ)言都在努力爭(zhēng)取能描述所有的硬件層次，但是任何徐州工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 11 事情都不是完美的，它們描述各層的能力各有千秋。從局部設(shè)計(jì)上，可以很方便地寫出可讀性很強(qiáng)的狀態(tài)機(jī)結(jié)構(gòu)。 Verilog HDL 非常適合于寫激勵(lì)和期間建模，這些工作很難用 VHDL 來完成。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證。 Altera 器件密度從 300 門到 400 萬(wàn)門，能很容易地集成現(xiàn)有的各種邏輯器件，高集成度的 FPGA 提供更高的系統(tǒng)性能，更高的可靠性，更高的性能價(jià)格比。前兩種可以顯示數(shù)字、字符和符號(hào)等，而圖形點(diǎn)陣式液晶顯示器還可以顯示漢字和任意圖形，達(dá)到圖文并茂的效果。 第 2 腳： VDD，電源供電，接 5V 正電源。 第 16 腳： BLK，背光電源負(fù)極，接 GND。（說明： 1 為高電平、 0 為低電平） 表 31 1602 控制指令表 指令 指令碼 執(zhí)行周期 RS RS D7 D6 D5 D4 D3 D2 D1 D0 1 清屏 0 0 0 0 0 0 0 0 0 1 2 光標(biāo)返回 0 0 0 0 0 0 0 0 1 * 3 輸入方式 0 0 0 0 0 0 1 ID S 40us 4 顯示器開關(guān)控制 0 0 0 0 0 0 1 D C B 40us 5 移位 0 0 0 0 0 1 SC RL * * 40us 6 功能設(shè)置 0 0 0 0 1 DL N F * * 40us 7 CGRAM 地址設(shè)置 0 0 0 1 Address of CGRAM 40us 8 DDRAM 地址設(shè) 置 0 0 1 Address of DDRAM 40us 9 忙標(biāo)志、讀地址計(jì)數(shù)器 0 1 BF 地址計(jì)數(shù)器（ AC）之值 0us 10 CGRAM/DDRAM 數(shù)據(jù)寫 1 0 寫數(shù)據(jù) 40us 11 CGRAM/DDRAM 數(shù)據(jù)讀 1 1 讀數(shù)據(jù) 40us I/D=1:數(shù)據(jù)讀 /寫操作后， AC自動(dòng)增 1. S/C=1:畫面平移一個(gè)字符位 . N=1:兩行顯示。 溫度傳感器 溫度傳感器使用的是 DS18B20， DS18B20 是 DALLAS 公司生產(chǎn)的單總線式數(shù)字溫度傳感器，它具有微型化、低功耗、高性能、搞干擾能力強(qiáng)、易配處理器等優(yōu)點(diǎn)，特別適用于構(gòu)成多點(diǎn)溫度測(cè)控系統(tǒng)，可直接將溫度轉(zhuǎn)化成串行數(shù)字信號(hào)（提供 9 位二進(jìn)制數(shù)字）給FPGA 芯片 處理，且在同一總線上可以掛接多個(gè)傳感器芯片。以后計(jì)數(shù)器 1 每一個(gè)循環(huán) 的預(yù)置數(shù)都由斜率累加器提供。測(cè)溫結(jié)束時(shí)，這 9 位數(shù)據(jù)轉(zhuǎn)存到暫存存儲(chǔ)器的前兩個(gè)字節(jié)中，符號(hào)位占用第一字節(jié)， 8 位溫度數(shù)據(jù)占據(jù)第二字節(jié)。 1． 初始化 單總線上的所有處理均從初始化序列開始。 Match ROM( 符合 ROM)[55h] 此命令后繼以 64 位的 ROM 數(shù)據(jù)序列，允許總線主機(jī)對(duì)多點(diǎn)總線上特定的 DS18B20尋址。 Alarm Search(告警搜索 )[ECh] 此命令的流程與搜索 ROM 命令相同。 Read Scratchpad（讀暫存存儲(chǔ)器） [BEh] 這個(gè)命令讀取暫存器的內(nèi)容。如果總線控制器在這條命令之后跟著發(fā)出讀時(shí)間隙，而 DS18B20 又忙于做時(shí)間轉(zhuǎn)換的話， DS18B20 將在總線上輸出 “0”，若溫度轉(zhuǎn)換完成，則輸出 “1”。單片機(jī)可通過單線接口讀到該數(shù)據(jù)，讀取時(shí)低位在前，高位 在后。 報(bào)警電路的