計(jì)算機(jī)控制系統(tǒng)第九章計(jì)算機(jī)控制系統(tǒng)的抗干擾技術(shù)(更新版)
【正文】 產(chǎn)生影響。 4. 。 4．故障診斷 在故障發(fā)生后及時顯示故障信息，盡快定位故障點(diǎn)是提高系統(tǒng)可靠性的重要保證，控制系統(tǒng)一般都具備自診斷功能。 圖 911 多次讀入流程圖 三、程序運(yùn)行失常的軟件抗干擾 1．設(shè)置軟件陷阱 當(dāng)干擾導(dǎo)致程序計(jì)數(shù)器 PC值混亂時，可能造成 CPU離開正確的指令順序而跑飛到非程序區(qū)去執(zhí)行一些無意義地址中的內(nèi)容，或進(jìn)入數(shù)據(jù)區(qū)，把數(shù)據(jù)當(dāng)作操作碼來執(zhí)行，使整個工作紊亂，系統(tǒng)失控。一般選擇始端匹配電阻 R為： 其中， RSC為門 A的輸出低電平時的輸出阻抗。 根據(jù)傳輸線的基本理論，無損耗導(dǎo)線的波阻抗 RP為： 00CLRp ?（ 91） 其中， L0為單位長度的電感， C0為單位長度的電容。 信號在長線中傳輸時會遇到三個問題：一是長線傳輸易受到外界干擾；二是具有信號延時；三是高速度變化的信號在長線中傳輸時，還會出現(xiàn)波反射現(xiàn)象。所謂浮地，就是利用屏蔽方法使信號的“模擬地”浮空，從而達(dá)到抑制共模干擾的目的。是利用變壓器把模擬信號電路與數(shù)字信號電路隔離開來，也就是把模擬地與數(shù)字地?cái)嚅_，以使共模干擾電壓不成回路，從而抑制了共模干擾。 4 公共阻抗耦合是指多個電路的電流流經(jīng)同一公共阻抗時所產(chǎn)生的相互影響。 外部干擾的主要來源有：電源電網(wǎng)的波動、大型用電設(shè)備 (如天車、電爐、大電機(jī)、電焊機(jī)等 )的啟停、高壓設(shè)備和電磁開關(guān)的電磁輻射、傳輸電纜的共模干擾等。 圖 91 共模干擾示意圖 2 串模干擾就是指串聯(lián)疊加在工作信號上的干擾，也稱之為正態(tài)干擾、常態(tài)干擾、橫向干擾等。注意，光電隔離前后兩部分電路應(yīng)分別采用兩組獨(dú)立的電源。 2．使用雙積分式 A/D 當(dāng)尖峰型串模干擾為主要干擾時，使用雙積分式 A/D轉(zhuǎn)換器，或在軟件上采用判斷濾波的方法加以消除。 1．終端匹配 為了進(jìn)行阻抗匹配，必須事先知道傳輸線的波阻抗 RP，波阻抗的測量如圖 98所示。 為了克服上述匹配方法的缺點(diǎn)，可采用圖 99(b)所示的終端匹配方法。 3．程序運(yùn)行失常 計(jì)算機(jī)系統(tǒng)引入強(qiáng)干擾后，程序計(jì)數(shù)器 PC的值可能被改變，這將引起程序執(zhí)行出現(xiàn)混亂，最終可能導(dǎo)致程序“死循環(huán)”。這是用于監(jiān)視跟蹤程序運(yùn)行是否正常的最有效的方法之一，得到了廣泛的應(yīng)用。它是計(jì)算機(jī)系統(tǒng)中各種TTL、 CMOS芯片及其它數(shù)字電路的零電位。交流地是交流 50Hz電源的地線，也稱為噪聲地。 4．交流接地點(diǎn)與直流接地點(diǎn)分開 為了避免電阻把交流電力線引入的干擾傳輸?shù)娇刂蒲b置內(nèi)部，一般將兩種地分開。一般交流穩(wěn)壓器中都有電感線圈和濾波電容，對高頻干擾有一定的抑制作用。 三端穩(wěn)壓電源的輸出端常接兩個電容 C3和 C4， C3主要起負(fù)載匹配作用，常選用幾十～幾百 μF的電解電容； C4為抗高頻干擾電容，常選取 ～ 。 第六節(jié) 印刷電路板抗干擾設(shè)計(jì) 一、印制電路板布局 1．電路板的大小確定 在外殼尺寸確定的前提下，考慮電路板的大小時應(yīng)該注意：電路板過小，則器件的密集度高，不利于散熱，而且線與線間容易引發(fā)干擾；若電路板過大，則制造費(fèi)用高，印刷線條長，阻抗增加，抗噪聲能力減弱。由于信號頻率越來越高，為減少分布電容的影響，相鄰銅膜線之間的距離要加大，最小間距應(yīng)不小于 。 （ 4）將接地線構(gòu)成閉環(huán)。
試題試卷相關(guān)推薦
鄂ICP備17016276號-1