【正文】 efine TXB0D1 0x37 define TXB0D2 0x38 define TXB0D3 0x39 define TXB0D4 0x3a define TXB0D5 0x3b define TXB0D6 0x3c define TXB0D7 0x3d //////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////// //高 4地址 :0100 XXX 大學 XXX 學院本科畢業(yè)設計 18 define TXB1CTRL 0x40 define TXB1SIDH 0x41 define TXB1SIDL 0x42 define TXB1EID8 0x43 define TXB1EID0 0x44 define TXB1DLC 0x45 define TXB1D0 0x46 define TXB1D1 0x47 define TXB1D2 0x48 define TXB1D3 0x49 define TXB1D4 0x4a define TXB1D5 0x4b define TXB1D6 0x4c define TXB1D7 0x4d //////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////// //高 4地址 :0101 define TXB2CTRL 0x50 define TXB2SIDH 0x51 define TXB2SIDL 0x52 define TXB2EID8 0x53 define TXB2EID0 0x54 define TXB2DLC 0x55 define TXB2D0 0x56 define TXB2D1 0x57 define TXB2D2 0x58 define TXB2D3 0x59 define TXB2D4 0x5a define TXB2D5 0x5b XXX 大學 XXX 學院本科畢業(yè)設計 19 define TXB2D6 0x5c define TXB2D7 0x5d //////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////// //高 4地址 :0110 define RXB0CTRL 0x60 define RXB0SIDH 0x61 define RXB0SIDL 0x62 define RXB0EID8 0x63 define RXB0EID0 0x64 define RXB0DLC 0x65 define RXB0D0 0x66 define RXB0D1 0x67 define RXB0D2 0x68 define RXB0D3 0x69 define RXB0D4 0x6a define RXB0D5 0x6b define RXB0D6 0x6c define RXB0D7 0x6d //////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////// //高 4地址 :0111 define RXB1CTRL 0x70 define RXB1SIDH 0x71 define RXB1SIDL 0x72 define RXB1EID8 0x73 define RXB1EID0 0x74 XXX 大學 XXX 學院本科畢業(yè)設計 20 define RXB1DLC 0x75 define RXB1D0 0x76 define RXB1D1 0x77 define RXB1D2 0x78 define RXB1D3 0x79 define RXB1D4 0x7a define RXB1D5 0x7b define RXB1D6 0x7c define RXB1D7 0x7d //////////////////////////////////////////////////////////////// //**************************************************************/ ////////////////////////////////////////////////////////////////// //SPI 指令集 define CMD_RESET 0xC0 define CMD_READ 0x03 define CMD_RD_RXBUF 0x90 define CMD_WRITE 0x02 define CMD_WR_TXBUF 0x40 define CMD_RTS 0x80 define CMD_RD_STATUS 0xa0 define CMD_RX_STATUS 0xb0 define CMD_BIT_M 0x05 ////////////////////////////////// //SPI 控制寄存器 SPCTL XXX 大學 XXX 學院本科畢業(yè)設計 21 define SPI_CLK_4 0x0 define SPI_CLK_16 0x01 define SPI_CLK_64 0x02 define SPI_CLK_128 0x03 define SPI_CPHA 0x04 define SPI_CPOL 0x08 define SPI_MSTR 0x10 define SPI_DORD 0x20 define SPI_SPEN 0x40 define SPI_SSIG 0x80 /////////////////////////////////// //SPI 狀態(tài)寄存器 SPSTAT define SPI_SPIF 0x80 define SPI_WCOL 0x40 /////////////////////////////////// sbit SS=P1^4。 汪 老師開闊的視野，嚴謹?shù)膶W風和真誠謙遜的為人，使我在這次設計過程中受益匪淺。 BTR0、 BTR1 寄存器的內(nèi)容可唯一地確定系統(tǒng)的通信波特率和同步跳轉(zhuǎn)寬度 , 所以整個系統(tǒng)中的所有節(jié)點 , 這兩個寄存器的內(nèi)容必須相同 (包括上位機 ) , 否則將無法進行通信。如果對通信的實時性要求不是很強，建議采用查詢接收方式。程序中寄存器符號表示的是 SJA1000 相應寄存器占用的片外存貯器地址 這些符號可在程序的頭部用偽指令 EQU 進行定義。 五、軟件設計 CAN 總線節(jié)點的軟件設計主要包括三大部分： CAN 節(jié)點初始化、報文發(fā)送和報文接收。 SJA 1000 的中斷輸出信號 (/N T) 接至單片機的中斷引腳 IN T0, 通過中斷方式實現(xiàn)單片機與 CAN 控制器的通信。 CAN 節(jié)點原理圖如圖 4所示。 處理后的數(shù)據(jù)再送回CAN 總線 , 經(jīng)數(shù)模轉(zhuǎn)換模塊或其他節(jié)點進行控制操作。 三、結構設計 數(shù)據(jù)采集系統(tǒng)由數(shù)據(jù)采集模塊和數(shù)據(jù)傳輸模塊組成 , 其中數(shù)據(jù)傳輸通過 CAN (Controller Area Network) 總線來實現(xiàn)。 錯誤檢測： 在 CAN 中存在 5 類不同的錯誤位錯誤、填充錯誤、 CRC 錯誤、形式錯誤、應答錯誤、 在網(wǎng)絡中的任何一個節(jié)點 ,根據(jù)其錯誤計數(shù)器的數(shù)值 ,可能處于下列 3種狀態(tài)之一： “錯誤一激活”節(jié)點： 一個“錯誤一激活”節(jié)點可以正常參與總線通信 ,并在檢測到錯誤時 ,發(fā)出一個激活錯誤標志。 發(fā)送時從其 SOF 場開始逐個位場發(fā)送。 傳送層的功能范圍包括： 幀組織、總線仲裁、檢錯、錯誤報告、錯誤處理。 ? 配置靈活 。 它是德國 Bosch 公司在 1986 年為解決現(xiàn)代汽車中眾多的控 制與測試儀器之間的數(shù)據(jù)交換而開發(fā)的一種串行數(shù)據(jù)通訊總線。 重點闡述了 CAN 總線智能節(jié)點的設計、實現(xiàn)與注意事項。 用數(shù)據(jù)采集系統(tǒng)能實現(xiàn)數(shù)據(jù)采集與處理 , 加入高級算法即可實現(xiàn)智能控制 , 因而減輕了上位機的負擔。 ? 非破壞性的基于優(yōu)先權的總線仲裁 。 (二 )CAN 協(xié)議 數(shù)據(jù)傳輸?shù)耐ㄐ艆f(xié)議是指對數(shù)據(jù)傳輸?shù)募s定 ,包括定時 、控制 、格式化和數(shù)據(jù)表示方法等等 。 數(shù)據(jù)幀和遠程幀以幀間空間同先前幀隔開 ,幀編碼和發(fā)送 /接收?？偩€被釋放后 , “錯誤一激活”節(jié)點可以訪問總線。當發(fā)送計數(shù)器或接收計數(shù)器的值均小于或等于 127 時 , “錯誤一認可”節(jié)點再次變?yōu)? “錯誤一激活” 。 CAN 總線傳輸介質(zhì)為雙絞線或同軸電纜 , 走線少、系統(tǒng)易擴展、改型靈活 , 正是由于這些其他通信方式無法比擬的優(yōu)點 , 才使之成為系統(tǒng)分布比較分散的數(shù)據(jù)采集系統(tǒng)的理想總線。 四、硬件設計 數(shù)據(jù)采集系統(tǒng)單個節(jié)點硬件框圖如圖 3所示 , 由傳感器檢測的信息經(jīng)多路開關送到可編程放大器 PGA 204, 根據(jù)信號大小調(diào)節(jié)放大倍數(shù) (1, 10, 100, 1 000 倍 ) , 放大后 , 經(jīng) AD574 轉(zhuǎn)換為數(shù)字信號 , 送入微處理器中存儲 , 然后根據(jù)現(xiàn)場情況的需要 , 將信號發(fā)送到 CAN 總線上 , 被其他節(jié)點或上位機接收。 XXX 大學 XXX 學院本科畢業(yè)設計 6 圖 4 CAN節(jié)點原理圖 為進一步提高抗干擾能力 , 在 CAN 控制器 SJA 1000 和驅(qū)動器 TJA 1040 之間使用了高速光耦器件 6N137 構成隔離電路 , 傳輸介質(zhì)采用雙絞線 (或同軸電纜 ) 分別接至 CAN 收發(fā)器 TJA 1040 的 CANH 和 CANL 引腳。 如果“ SPL IT”用于共模電壓的 DC 穩(wěn)壓 , 這個“ SPL IT”引腳要連接到分離中斷的中間分接頭。初始化主要包括工作方式的設置 接收濾波方式的設置，接收屏蔽寄存器 AMR 和接收代碼寄存器 ACR 的設置，波特率參數(shù)設置和中斷允許寄存器 IER 的設置 等。下面以發(fā)送數(shù)據(jù)幀為例對發(fā)送子程序作一個說明 。 在復位模式下 , 主控制器必須配置 SJA 1000 控制段的寄存器。 由此 , 該節(jié)點的設計方案是可行的 , 既可提高系統(tǒng)的可靠性、數(shù)據(jù)傳輸速度 , 又具有操作簡便、實時性強、擴展靈活、糾檢錯能力強等特點 , 另外 , 它可大大節(jié)約連接導線、維護和安裝費用 , 提高了系統(tǒng)的性價比。 uchar RTR_BIT=0。 TI=0。 } else TI=0。 TR1=1。 P1M1|=14。 while(in) { SPDAT=a[i]。 SPI_Write(SPIdata,1)。 SPI_Write(SPIdata,n+2)。 SPI_Write(SPIdata,2)。 //位定時 ,晶振 8M,傳輸速率 125kb/s /* SPIdata[2]=5。 SJ1000_Write(TXRTSCTRL,1)。 SPIdata[7]=0x08。 //接收濾波器 RXF3~5 設置濾波位，濾波標準幀標識分別為 0x330,0x3b8,0x440,擴展幀標識統(tǒng)一為 0x05555 //RXF3 相關 4寄存器 SPIdata[2]=0x66。 XXX 大學 XXX 學院本科畢業(yè)設計 29 //RXF5 相關 4寄存器 SPIdata[10]=0x88。 SPI