【正文】 tl:=1001。 state:=red。139。039。039。 西安交通大學(xué)城市學(xué)院本科生畢業(yè)設(shè)計(jì) （論文） timl=tl。 分頻模塊 該模塊的功能是將時(shí)鐘 5000 分頻，得到占空比為 1： 1 的方波，用于緊急情況時(shí)的倒計(jì)時(shí)閃爍。 //定義一個(gè)整數(shù)變量 i，由于時(shí)鐘 5000 分頻，占空比為 1： 1，所以?xún)煞诸l為0 to 2499 和 2499 to 0； variable v:std_logic。 //i加 1； end if。 //庫(kù)說(shuō)明； entity convert_display is //實(shí)體說(shuō)明； port(a:in std_logic_vector(3 downto 0)。 when 0100=tmp:=1100110。 cb1=tmp(1)。 譯碼顯示模塊 B 圖 310 譯碼顯示模塊 B 其 VHDL 源程序與譯碼顯示模塊 B 相似，不再描 述。 cb5=tmp(5)。 when 1000=tmp:=1111111。 //定義一個(gè) 7 位的 std_logic_vector 數(shù)據(jù)類(lèi)型變量 tmp； begin case a is when 0000=tmp:=0111111。 end fenpin_arc 譯碼顯示模塊 將計(jì)數(shù)模塊輸出的 BCD 碼譯成相應(yīng)的 7 段數(shù)碼驅(qū)動(dòng)值，從而控制東西、南北方向的數(shù)碼管，使其顯示交通燈的倒計(jì)時(shí)間。139。 //庫(kù)說(shuō)明； entity fenpin is //實(shí)體說(shuō)明； port(clkin:in std_logic。 timl。 道路東口的一次循環(huán)結(jié)束； end case。 end if。039。039。 else th:=0000。 r=39。 then //由東轉(zhuǎn)南的黃燈的描述； th:=0000。 tl:=0000。039。 tl:=0100。 v:=39。 r=39。 then //東西向黃燈的描述； th:=0000。 tl:=0000。039。 tl:=0100。 then state:=greena。039。 y=39。 //定義 4 位 std_logic_vector 數(shù)據(jù)類(lèi)型變量 th,tl， th為倒計(jì)數(shù)值秒數(shù)十位變化控制信號(hào)， tl 為倒計(jì)數(shù)值秒數(shù)個(gè)位變化控制信號(hào)； variable a: std_logic_vector(3 downto 0)。 //定義輸出信號(hào) r,y,ga,gb 分別控制東西方向主干道的紅燈亮，黃燈亮，主干道東向西行駛的綠燈亮和向南行駛的綠燈亮； timh,timl:out std_logic_vector(3 downto 0))。外部信號(hào)發(fā)生器產(chǎn)生的高頻信號(hào)脈沖經(jīng)分頻器分頻產(chǎn)生信號(hào) clk 和 clkin。 設(shè)計(jì)思想 ： 表 31 交通燈轉(zhuǎn)換規(guī)律的狀態(tài)轉(zhuǎn)換表 狀態(tài) 主干道東 主干道西 支干道北 支干道南 時(shí)間 1 綠燈 亮 綠燈 亮 紅燈亮 紅燈亮 25s 2 黃燈亮 黃燈亮 紅燈亮 紅燈亮 5s 3 綠燈 亮 綠燈 亮 紅燈亮 紅燈亮 25s 4 黃燈亮 黃燈亮 紅燈亮 紅燈亮 5s 5 紅燈亮 紅燈亮 綠燈 亮 綠燈 亮 25s 6 紅燈亮 紅燈亮 黃燈亮 黃燈亮 5s 7 紅燈亮 紅燈亮 綠燈 亮 綠燈 亮 25s 8 紅燈亮 紅燈亮 黃燈亮 黃燈亮 5s 由狀態(tài)轉(zhuǎn)換表可以看出，主干道東西的交通燈狀態(tài)相同且支干道南北的交通燈狀態(tài)轉(zhuǎn)換也相同，這樣只需控制主干道一路和支干道一路的交通燈的狀態(tài)轉(zhuǎn)換就可以達(dá)到控制整個(gè)交通燈狀態(tài)轉(zhuǎn)換的功能。 本文研究平臺(tái)簡(jiǎn)介 西安交通大學(xué)城市學(xué)院本科生畢業(yè)設(shè)計(jì) （論文） 第 三 章 交通燈系統(tǒng)的設(shè)計(jì) 紅綠燈交通信號(hào)系統(tǒng)功能描述 在十字路口，每條道路各有一組紅、黃、綠燈和倒計(jì)時(shí)顯示器。當(dāng)前官方提供下載的最新版本是 。在設(shè)計(jì)過(guò)程中 , 設(shè)計(jì)人員可以建立各種可再次利用的模塊 , 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門(mén)級(jí)電路開(kāi)始一步步地進(jìn)行設(shè)計(jì) , 而是一些模塊的累加。同時(shí)， VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。利用硬件描述語(yǔ)言來(lái)設(shè)計(jì)電路，使探測(cè)各種設(shè)計(jì)方案變成一件很容易的事，因?yàn)橹恍枰獙?duì)描述語(yǔ)言進(jìn)行修改，這比更改電本文研究平臺(tái)簡(jiǎn)介 路原理圖要容易實(shí)現(xiàn)得多。 原件的定義或使用聲明及元件例化是用 VHDL 實(shí)現(xiàn)層次化，模塊化設(shè)計(jì)的手段。 如果設(shè)計(jì)結(jié)果不能滿(mǎn)足資源占有率的要求，則應(yīng)改變描述方式。 器件編程就是將設(shè)計(jì)描述經(jīng)過(guò)編譯，綜合 ，優(yōu)化和裝配后的結(jié)果，經(jīng)過(guò)一定的映射，轉(zhuǎn)化成器件編程所需要的數(shù)據(jù)文件格式，然后通過(guò)燒片器或下載電纜將數(shù)據(jù)文件下載到器件中的過(guò)程。 ，優(yōu)化和裝配（或布局布線(xiàn)） 綜合是指將較高層次的抽象描述轉(zhuǎn)化到較低級(jí)別抽象的一種方法，簡(jiǎn)單的說(shuō)，就是 將設(shè)計(jì)的描述轉(zhuǎn)化成底層電路表示。 2. 采用 VHDL 進(jìn)行設(shè) 計(jì)描述 采用 VHDL 進(jìn)行設(shè)計(jì)描述主要包括設(shè)計(jì)規(guī)劃和程序編寫(xiě)的步驟。一個(gè)大規(guī)模的設(shè)計(jì)不可能由一個(gè)人獨(dú)立完成，必須由多人共同承擔(dān)， VHDL 為設(shè)計(jì)的分解和設(shè)計(jì)的再利用提供可有力的支持。 圖 21EPM7128SLC8415 結(jié)構(gòu)圖 VHDL硬件編 輯語(yǔ)言 VHDL 語(yǔ)言是一種用形式化方法來(lái)描述數(shù)字電路和設(shè)計(jì)數(shù)字邏輯系統(tǒng)的語(yǔ)言。打開(kāi)集成開(kāi)發(fā)軟件（ Altera 公司 Max+pluxII）→ 畫(huà)原理圖，寫(xiě)硬件描述語(yǔ)言（ VHDL， Verilog） → 編譯 → 給出邏輯電路的輸入本文研究平臺(tái)簡(jiǎn)介 激勵(lì)信號(hào)，進(jìn)行仿真，查看邏輯輸出結(jié)果是否正確 → 進(jìn)行管腳輸出，輸出鎖定 →生成代碼 → 通過(guò)下載電纜將代碼傳送并存儲(chǔ)在 CPLD 芯片中。其輸出 結(jié)構(gòu)是可編程的邏輯 宏單元 ，因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由 軟件 完成（相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)），因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。 該控制系統(tǒng)主要包括控制模塊，分頻模塊和譯碼顯示模塊，會(huì)在下前言 面進(jìn)行詳細(xì)闡述。 ITS 共用信息平臺(tái)的建設(shè)決不是一般的 IT 系統(tǒng)集成，為完整解決信息平臺(tái)數(shù)據(jù)采集、數(shù)據(jù)處理整合以及信息發(fā)布的問(wèn)題，必須同時(shí)考慮多方面技術(shù)的綜合 集成。然而，在提供良好的交通信息服務(wù)的背后，必定要有功能強(qiáng)大、信息資源豐富的 ITS 共用信息平臺(tái)作為支撐。他的建議立即得到有關(guān)方面的肯定。不幸的是只面世 23 天的煤氣燈突然爆炸自滅，使一位正在值勤的警察也因此斷送了性命。 前言 交通燈發(fā)展史及國(guó)內(nèi)外研究現(xiàn)狀 交通燈通常指由紅、黃、綠三種顏色燈組成用來(lái)指揮交通的信號(hào)燈。十字路口車(chē)輛穿梭，行人熙攘，車(chē)行車(chē)道，人行人道，有條不紊，這一切要?dú)w功于城市交通控制系統(tǒng)中的交通燈控制系統(tǒng)。 從本文最后給出的仿真結(jié)果可知，該交通燈控制器實(shí)現(xiàn)了預(yù)期目標(biāo)。因此，一個(gè)好的交通燈控制系統(tǒng)，將給道路擁擠、違章控制等方面給予技術(shù)革新。本設(shè)計(jì)就是針對(duì)交通信號(hào)燈控制器的設(shè)計(jì)問(wèn)題，提出了基于 VHDL 語(yǔ)言的交通信號(hào)燈系統(tǒng)的硬件實(shí)現(xiàn)方法。 隨著城市化進(jìn)程的大大加快，誘發(fā)的交通需求急劇增長(zhǎng)，供需矛盾不斷激化，嚴(yán)重的交通問(wèn)題也隨之而來(lái)?，F(xiàn)在有關(guān)部門(mén)愈來(lái)愈多的注重在交通管理中引進(jìn)自動(dòng)化、智能化技術(shù)，比如 “電子警察 ”、自適應(yīng)交通 信號(hào)燈，以及耗資巨大的交通指揮控制系統(tǒng)等。哈特設(shè)計(jì)、制造的燈柱高 7 米，身上掛著一盞紅、綠兩色的提燈 煤氣交通信號(hào)燈，這是城市街道的第一盞 信號(hào)燈 。 1925 年， 我國(guó)的胡 汝鼎發(fā)明了黃色信號(hào)燈，他懷著 “科學(xué)救國(guó) ”的抱負(fù)到美國(guó)深造，在大發(fā)明家愛(ài)迪生為董事長(zhǎng)的美國(guó)通用電器公司任職員 [1]。智能交通系統(tǒng)是將先進(jìn)的信息技術(shù)、數(shù)據(jù)通訊傳輸技術(shù)、電子傳感技術(shù)及計(jì)算機(jī)處理技術(shù)等有效的集成運(yùn)用于整個(gè)地面交通管理系統(tǒng)而建立的一種在大范圍內(nèi)、全方西安交通大學(xué)城市學(xué)院本科生畢業(yè)設(shè)計(jì) （論文） 位發(fā)揮作用的， 實(shí)時(shí)、準(zhǔn)確、高效的綜合交通運(yùn)輸管理系統(tǒng)。目前，已有的交通信息采集系統(tǒng)還處于各自分立的狀態(tài)。 本課題 設(shè)計(jì)了 一個(gè)基于 CPLD 可編程邏輯器件的交通燈控制器。其中 MC 結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O 單元互連結(jié)構(gòu)，可由用戶(hù)根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。 CPLD 器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。 EPM7128SLC8415包含 128個(gè)宏單元，每 16個(gè)宏單元組成一個(gè)邏輯陣列塊，同時(shí)，每個(gè)宏單元有一個(gè)可編程的 “與 ”陣和固定的 “或 ”陣，以及一個(gè)具有獨(dú)立可編程時(shí)鐘、時(shí)鐘使能、清除和置位功能的可配置觸發(fā)器。在 VHDL 語(yǔ)言中，設(shè)計(jì)的原始描述 可以非常簡(jiǎn)練，經(jīng)過(guò)層層加強(qiáng)后 ，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。 VHDL語(yǔ)言設(shè)計(jì)流程 VHDL 是 IEEE 所確認(rèn)的一種標(biāo)準(zhǔn)化硬件描述語(yǔ)言，它在設(shè)計(jì)描述過(guò)程中有一定的設(shè)計(jì)流程可以遵循。 程序仿真 在設(shè)計(jì)流程中，綜合，優(yōu)化和 裝配（或布局布線(xiàn)）等后續(xù)操作往往需要花費(fèi)大量時(shí)間。 （或布局布線(xiàn)）后的仿真 與 VHDL 程序仿真不同，裝配后的仿真不僅要對(duì)設(shè)計(jì)描述的邏輯功能進(jìn)行驗(yàn)證，而且還要對(duì)設(shè)計(jì)描述的時(shí)序功能進(jìn)行驗(yàn)證。 另外， 采用行為描述方式設(shè)計(jì)電路，可以降低設(shè)計(jì)難度，只需表示輸入輸出之間的關(guān)系，沒(méi) 有設(shè)計(jì)任何有關(guān)的電路組成和門(mén)級(jí)電路。 RTL 描述主要采用并行信號(hào)賦值語(yǔ)句描述。是EDA 設(shè)計(jì)中使用最多的語(yǔ)言之一，它具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大地簡(jiǎn)化了硬件 設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。 VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式 , 也支持自底向上的設(shè) 計(jì)方法 。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化 , 而不需要考慮其他的問(wèn)題。 QuartusII design 是唯一一個(gè)包括以 timing closure 和 基于塊的設(shè)計(jì)流為基本特征的 programmable logic device (PLD)的 軟件 。該平臺(tái)支持一個(gè) 工作組環(huán)境 下的設(shè)計(jì)要求，其中包括支持基于 Inter 的協(xié)作設(shè)計(jì)。 ⑶ 能 實(shí)現(xiàn)總體清零功能。當(dāng)兩者皆為高電平時(shí)，實(shí)現(xiàn)總體清零功能。 //庫(kù)說(shuō)明； entity controla is port(clk,jin,clear:in std_logic。 variable v,b:std_logic。039。139。139。 //clk 處于上升沿，開(kāi)始提供輸入信號(hào)時(shí)，若清零沒(méi)有激活，則由東向西的綠燈開(kāi)始點(diǎn)亮，開(kāi)始倒計(jì)時(shí)，設(shè)定剩余時(shí)間為 25S；此為道路東口西安交通大學(xué)城市學(xué)院本科生畢業(yè)設(shè)計(jì) （論文） 交通燈的初始狀態(tài)； else //開(kāi)始描述道路東口的交通燈循環(huán)； case state is when greena=if v=39。 y=39。 else tl:=tl1。 end if。139。 end if。 when greenb=if v=39。 y=39。 else tl:=tl1。 end if。139。 th:=th1。 //計(jì)時(shí)器開(kāi)始計(jì)時(shí)，此時(shí)十位為 0，個(gè)位為 4，即 5S，直到本次計(jì)時(shí)結(jié)束，只有由東轉(zhuǎn)南的黃燈點(diǎn)亮，其余保持熄滅狀態(tài)；期間當(dāng)計(jì)時(shí)器的個(gè)位一直自減 1；當(dāng)此次計(jì)時(shí)結(jié)束，即十位和個(gè)位都顯示 0 時(shí)，下次計(jì)時(shí)開(kāi)始，道路東口