【正文】 謝 本次設(shè)計(jì)是在我的指導(dǎo)老師李立早指導(dǎo)和關(guān)心下完成的。根據(jù)系統(tǒng)的需求，來(lái)了解這些器件的具體功能和某些參數(shù)，如何使用及其作用。所做出的程序 均可通過(guò)電腦先進(jìn)行調(diào)試、仿真，通過(guò)仿真波形圖可以分析出是否達(dá)到預(yù)計(jì)要求所要實(shí)現(xiàn)的功能，模擬調(diào)試好后再進(jìn)行安裝、運(yùn)行，大大提高了其安全性。電梯到達(dá)有請(qǐng)求的樓層后，該層的指示燈滅，電梯門(mén)自動(dòng)打開(kāi)（開(kāi)門(mén)指示燈亮），開(kāi)門(mén) 5s 后，電梯門(mén)自動(dòng)關(guān)閉，電梯繼續(xù)運(yùn)行。amp。des[7]) begin count=1。des[5]) begin count=1。des[3]) begin count=1。des[1]) begin count=1。b0000。b000000)low=7。end if(d7)begin des[7]=1。amp。b000)high=5。b0000)amp。{d1,d2}==239。end if(d3)begin des[3]=1。if(high2amp。o7。 reg[2:0] count。 完成上述過(guò)程后進(jìn)行器件創(chuàng)建，點(diǎn)擊菜單“ File”→“ Create Default Symbol”，如圖 313 所示。 （ 3）延時(shí)信息：以便于進(jìn)行精確的時(shí)序仿真。 需注意的是，在設(shè)置以下一些編輯項(xiàng)目時(shí)，應(yīng)先進(jìn)入編譯界面，選擇菜單命令“ MAX+Plus II” → “ Compiler”，打開(kāi)文件編譯窗口，如圖35 所示，即出現(xiàn)了與編譯設(shè)置相關(guān)的菜單。 end end end endmodule 緊急?？垦b置 ,裝于轎廂司機(jī)操縱盤(pán)上，發(fā)生異常情況時(shí)，按此按鈕切斷電源，電磁制動(dòng)器制動(dòng)，電梯緊急停車。 reg[3:0] fl。 其程 序流程圖如下： 下面就來(lái)介紹一下 MAX+Plus II 的操作： 16 基于 MAX+Plus II 軟件的 Verilog 設(shè)計(jì)步驟大致如下所示。 Verilog HDL 語(yǔ)言是應(yīng)用最為廣泛的硬件語(yǔ)言之一，可用來(lái)進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行仿真、嚴(yán)整、時(shí)序分析等。設(shè)計(jì)者可利用 HDL 來(lái)描述自己的設(shè)計(jì)，然后 EDA 工具進(jìn)行綜合和仿真，最后變?yōu)槟撤N目標(biāo)文件，再利用 ASIC 或 FPGA 來(lái)具體實(shí)現(xiàn)。也就是要求電器自動(dòng)控制系統(tǒng)根據(jù)轎內(nèi)指令信號(hào)和各層廳外召喚信號(hào)而自動(dòng) 進(jìn)行邏輯判定，決定出哪一臺(tái)電梯接受信號(hào)，自動(dòng)定出那一臺(tái)電梯的運(yùn)行方向，并按內(nèi)外信號(hào)要求 12 通過(guò)電器自動(dòng)控制系統(tǒng)而完成預(yù)定的控制目標(biāo)。有的變頻器還具有速度檢測(cè)回路。 變頻器的基本構(gòu)成 變頻器分為交 — 交和交 — 直 — 交兩種形式。調(diào)速范圍大，靜態(tài)穩(wěn)定性好，運(yùn)行效率高，采用通用變頻器對(duì)鼠籠型異步電動(dòng)機(jī)進(jìn)行調(diào)速控制，由于使用方便、可靠性高并且經(jīng)濟(jì)效益顯著，所以得到推廣。 設(shè)計(jì)符合上述功能的多層電梯控制器。根據(jù)居民樓特點(diǎn)選擇參數(shù)。隨 著現(xiàn)代化城市的高速發(fā)展，每天都有大量人流及物流需要輸送。 1 畢業(yè)設(shè)計(jì)論文 題目 基于 CPLD 的電梯控制器的設(shè)計(jì) 2 畢業(yè)設(shè)計(jì) (論文 )中文摘要 基于 CPLD的電梯控制器的設(shè)計(jì) 摘要 ： 經(jīng) 濟(jì)的高速發(fā)展， 微電子技術(shù)、計(jì)算機(jī)技術(shù)和自動(dòng)控制技術(shù)也得到了迅速發(fā)展，交流變頻調(diào)速技術(shù)已經(jīng)進(jìn)入一個(gè)嶄新的時(shí)代，其應(yīng)用越來(lái)越廣。為節(jié)約用地和適應(yīng)經(jīng)貿(mào)事業(yè)的發(fā)展，一幢幢高樓拔地而起，這些高層建筑的垂直運(yùn)輸是一個(gè)突出問(wèn)題，與人們的工作和生活緊密相關(guān)。 每層電梯入口設(shè)有上下請(qǐng)求開(kāi)關(guān)，電梯內(nèi)設(shè)有乘客到達(dá)層次的?？空菊?qǐng)求開(kāi)關(guān)。 各電路模塊用仿真的方法驗(yàn)證，并通過(guò)仿真波形確認(rèn)電路設(shè)計(jì)是否正確。 一、變頻調(diào)速的基本控制方式 異步電動(dòng)機(jī)的同步轉(zhuǎn)速，即旋轉(zhuǎn)磁場(chǎng)的轉(zhuǎn)速為： n1= pnf160 式中 n1—— 同步轉(zhuǎn)速（ minr ） f1 —— 定子頻率 （ Hz） np—— 磁極對(duì)數(shù) 而異步電動(dòng)機(jī)的軸轉(zhuǎn)速為： n=n1(1s)= )1(60 1 snfp ? 式中ｓ —— 異步電動(dòng)機(jī)的轉(zhuǎn)差率， 改變異步電動(dòng)機(jī)的供電頻率，可以改變其同步轉(zhuǎn)速，實(shí)現(xiàn)調(diào)速運(yùn)行。交 — 交變頻器可將工頻交流直接變換成頻率、電壓均可控制的交流，又稱直接式變頻器。 對(duì)于恒負(fù)載的調(diào)速系統(tǒng)且如果生產(chǎn)機(jī)構(gòu)對(duì)調(diào)速系統(tǒng)的靜、動(dòng)態(tài)性能要求不高，可以采用轉(zhuǎn)速開(kāi)環(huán) 恒壓頻比（ V/F=C）的控制系統(tǒng)，其結(jié)構(gòu)簡(jiǎn)單、成本低，且容易控制。 電梯控制回路設(shè)計(jì) Verilog HDL 及其特點(diǎn) 電子系統(tǒng)的設(shè)計(jì)主要有原理圖輸入法和硬件描述語(yǔ)言設(shè)計(jì)兩種方式。這種設(shè)計(jì)方法已經(jīng)被普遍采用。 Verilog HDL 適合算法級(jí)、寄存器傳輸級(jí)、門(mén)級(jí)和版圖級(jí)等各個(gè)層次的設(shè)計(jì)和描述。 （ 1）建立設(shè)計(jì)項(xiàng)目，創(chuàng)建設(shè)計(jì)文件； （ 2）輸入設(shè)計(jì)文本并保存； （ 3）對(duì) HDL 文件進(jìn)行編譯，檢查句法錯(cuò)誤并修改； （ 4）進(jìn)行功能仿真，如有錯(cuò)誤，則修改源文件； （ 5）對(duì)設(shè)計(jì)指定器件并適配； （ 6）進(jìn)行時(shí)序仿真，如有錯(cuò)誤，修改源文件； （ 7）若以上步驟全通過(guò)的話，可進(jìn)行下載或其他操作。 always(posedge clk) begin if(xf) nf=1。屬于電梯安全工作范圍的要求控制范圍，當(dāng)在轎外按按下此按鈕，控制系統(tǒng)給出高電平，此控制模塊的優(yōu)先級(jí)高于其他控制模塊，此按鈕按下程序直接執(zhí)行該程序，關(guān)閉轎門(mén)，電梯直接運(yùn)行到第一層，期間的任何呼叫都不響應(yīng)。 圖 35 點(diǎn)擊“ Start”啟動(dòng)編譯，如無(wú)錯(cuò)誤，會(huì)顯示如圖 36 所示。 （ 4）器件編程文件：如用于 CPLD 編程的 .pof 文件、用于 FPGA培植的 .sof 文件等。 圖 313 26 生成如下： 主控模塊的設(shè)計(jì) 此部分模塊包括請(qǐng)求輸入模塊、主控模塊、移位寄存顯示模塊和樓層顯示幾部分。 reg[3:0] low,high,f1。o8:樓層及請(qǐng)求信號(hào)狀態(tài)顯示； door:開(kāi)門(mén)指示信號(hào)； f1:送數(shù)碼管顯示的當(dāng)前樓層數(shù) 以上為定義此模塊的輸入、輸出以及內(nèi)部傳遞信號(hào)。amp。if(high3amp。b00)low=3。amp。if((low5||low==439。{d7,d8}==239。if(high7amp。end if(d8)begin des[8]=1。 if(high==f1) high=439。 des[1]=0。 des[3]=0。 des[5]=0。 des[7]=0。lowf1) begin if(highf1amp?？刂齐娞蓦娐纺苡洃浰袠菍诱?qǐng)求信號(hào)，并按如下運(yùn)行規(guī)則依次響應(yīng)：運(yùn)行過(guò)程中，先響應(yīng)最早的請(qǐng)求，再響應(yīng)后續(xù)的請(qǐng)求。這樣實(shí)現(xiàn)安全又快速方便，大大縮短了設(shè)計(jì)的中期和調(diào)試周期，也節(jié)省了一些意外損失所帶 35 來(lái)的傷害及不必要的開(kāi)支。本次設(shè)計(jì)用 Verilog HDL 來(lái)實(shí)現(xiàn)電梯的軟件控制 系統(tǒng)部分，這是我初次接觸這門(mén)語(yǔ)言，通過(guò)此次設(shè)計(jì)對(duì)該門(mén)語(yǔ)言有了概略的了解， Verilog HDL 語(yǔ)言是應(yīng)用最為廣泛的硬件語(yǔ)言之一，可用來(lái)進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行仿真、嚴(yán)整、時(shí)序分析等。這幾個(gè)月，無(wú)論是在學(xué)習(xí)還是日常生活中，導(dǎo)師都給我很大的幫助和鼓勵(lì)，特別是在畢業(yè)設(shè)計(jì)上遇到的種種困難有退縮的 想法的時(shí)候，在此，我表示由衷的感謝。o5。 reg[2:0] count。{d3,d4,d5,d6,d7,d8}==639。amp。end if(d4)begin des[4]=1。{d1,d2,d3}==339。b0000)amp。b00)high=6。amp。if(high=8)high=8。 if(low==f1) low=439。des[1]) begin count=1。des[3]) begin count=1。des[5]) begin count=1。des[7]) begin count=1。 end else up=0。b0000amp。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 49 注 意 事 項(xiàng) （論文）的內(nèi)容包括： 1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關(guān)鍵詞 4）外文摘要、關(guān)鍵詞 5）目 次頁(yè)（附件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論）、正文、結(jié)論 7）參考文獻(xiàn) 8）致謝 9）附錄（對(duì)論文支持必要時(shí)） ：理工類設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于 1 萬(wàn)字（不包括圖紙、程序清單等），文科類論文正文字?jǐn)?shù)不少于 萬(wàn)字。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說(shuō)明 本人完全了解