【正文】 DIN 拉低，通知要進(jìn)行數(shù)據(jù)傳送。在主模式下， LRCIN 和 LRCOUT 信號由 AIC23B 產(chǎn)生并發(fā)送到 DSP；在從模式下 ，該信號由 DSP 產(chǎn)生； DIN：串行數(shù)據(jù)輸入（將由 DAC 輸出）； DOUT：串行數(shù)據(jù)輸出（已由 ADC 輸入）； 配置好借口之后就可以將兩個芯片進(jìn)行硬件連接，如圖 44 所示： C SM O D ER L I N E I NL L I N E I NM I C I NR H P O U TL H P O U TS C L KS D I NB C L KL R C O U TL R C I ND O U TD I NS C LS D AC L K R 0C L K X 0F R 0F X 0D R 0D X 0 圖 44 5509A 與 AIC23 的硬件連接 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 29 5 系統(tǒng)軟件設(shè)計(jì) 此次軟件設(shè)計(jì)采用 TI 公司提供的 CCS 軟件。 在 DSP 模式下， AIC23B 引腳 LRCIN 和 LRCOUT 必須連接到 McBSP 的幀同步信號上。如圖 41 所示： B 1 5 B 1 4 B 1 3 B 1 2 B 1 1 B 1 0 B 9 B 8 B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0C SS C L KS D I NM S BL S B圖 41 SPI 模式時序圖 第二種是 2 線 IIC 模式 SDIN 是傳輸串行數(shù)據(jù)； SCLK 是串行時鐘； 如圖 42 所示： 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 27 1 7 8 9 1 8 9 1 8 9A D D RR / W A C K B 1 5 B 8 A C KB 7 B 0 A C KS T A R TS C L KS D I NS T O P 圖 42 2 線 IIC 模式時序 此次設(shè)計(jì)采用 2 線 IIC 模式。模擬接口共有四個： 線性輸入接口（ LINKIN），如下圖 35 所示： 4 7 p F0 . 4 7 p FL L I N E I N5 K5 K5 K0 . 4 7 p F4 7 p F5 KL L I N E I N 圖 35 LINKIN 連接圖 模擬輸入接口 (LINKOUT)，如圖 36 所示： 1 0 01 0 01 0 01 0 0L I N E O U T0 . 4 70 . 4 7 圖 36 LINKOUT 連接圖 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 25 麥克風(fēng)輸入電路（ MIC）如圖 37 所示： 4 7 p F1 0 K1 u F4 . 7 K4 . 7 KM I C 圖 37 麥克風(fēng)輸入電路 麥克風(fēng)輸入電路接 MICBIAS 和 MICIN。當(dāng) AIC23 為從模式時，該時鐘由 DSP 產(chǎn)生。 模擬供電電壓為 V時，負(fù)載為 32 Ω，輸出功率為 30 mW，在回放模式功耗 23mW； TLV320AIC23 共有三種封裝方式： GQE/ZQE 封裝， RHD 封裝， PW 封裝。異步存儲器可以是靜態(tài)隨機(jī)存儲器（ SRAM）、只讀存儲器（ ROM）和閃存存儲器（ Flash）等存儲器，還可以用 異步接口連接并行 A/D 轉(zhuǎn)換器等并行接口外圍設(shè)備這在前文已經(jīng)有說明，現(xiàn)在不在贅述。 JTAG 接口電路域 標(biāo)準(zhǔn)給出的掃描路基電路一樣，適用于 DSP 的測試，仿真。第二種是利用 DSP 芯片內(nèi)部的政黨器構(gòu)成時鐘電路，在芯片的 X1， X2/CLKIN 引腳之間接入一個晶振，用于啟動內(nèi)部振蕩器。時鐘電路恒定的消耗一部分電流，與 CPU 和外設(shè)的激活度無關(guān)。 ADVSS：模擬數(shù)字地， 10 位 A∕ D 模塊的數(shù)字部分接地引腳。 DVDD：數(shù)字電源， +，為 I∕ O 引腳提供電源。復(fù)位時，此引腳被配置為。復(fù)位時，此引腳被配置為。復(fù)位時，此引腳被配置為 。 FSR0: McBSP0 接收幀同步信號。 TRST： IEEE 標(biāo)準(zhǔn) 測試復(fù)位信號。該引腳用于上拉 USB 模塊需要的檢測電阻。C 雙向時鐘信號。復(fù)位時，此引腳配置為輸入引腳。 ３．時鐘信號 CLKOUT：時鐘輸出引腳，可通過該引腳為另一處理器提供時鐘； CLKOUT 周期為 CPU的機(jī)器周期；當(dāng) /OFF 為低電平時， CLKOUT 呈高阻狀態(tài)。 INT[4:0]可以通過中斷標(biāo)志寄存器（ IFR）進(jìn)行查詢和復(fù)位。 C8： EMIF 字節(jié)使能控制 0（ ）或 HPI 字節(jié)辨識（ ）。 C0： EMIF 異步存儲器讀選通（ ）、通用輸入輸出口 8（ ）。 5509A 的外部存儲器接口（ EMIF）通過 14 條地址總線， 16 條數(shù)據(jù)總線和 4 個片選信 號等控制信號支持不同類型的外部存儲器件。由于 LPQF 封裝的 5509A 外部有 14 根地址線，所以對于每一個 CE 空間來說，最多只能外擴(kuò) 16K 字節(jié)的異步存儲器或者 4M 字節(jié)的SDRAM。 TMS320VC5509A 提供了統(tǒng)一編址的數(shù)據(jù) /程序地址空間。這些總線在一個時鐘周期內(nèi)能完成三次讀數(shù)據(jù)操作和兩次寫數(shù)據(jù)操作。在一 個周期內(nèi)，每個 MAC 可執(zhí)行一次 17 位乘 17 位的乘法運(yùn)算（分?jǐn)?shù)或是整數(shù)）和一次帶有可選的 32∕ 40 位飽和度的 40 位加法或減法運(yùn)算。用戶可以用它來做數(shù)據(jù)存儲和取回。在結(jié)構(gòu)上 C55x 比 C54x 要復(fù)雜的多，采用近似“雙CPU 結(jié)構(gòu)”。為了提高 DSP 芯片的運(yùn)算速度，各 DSP 廠商紛紛在 DSP芯片中引入并行處理機(jī)制。在 DSP 中融入高檔 CPU 的分支預(yù)示和動態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范、利于編程和不用進(jìn)行指令排隊(duì)的特點(diǎn)，使 DSP 性能大幅度提高。 的內(nèi)核結(jié)構(gòu)升級。同時，采用隨著超長字指令字（ VLIW）的應(yīng)用以及浮點(diǎn) 運(yùn)算能力的提升，擴(kuò)大了數(shù)據(jù)處理的動態(tài)范圍。傳統(tǒng)上 DSP 芯片在其內(nèi)部多采用復(fù)總線、改進(jìn)的哈佛結(jié)構(gòu)以及流水線結(jié)構(gòu)，通過進(jìn)一步完善的接口功能，使 DSP 芯片的在系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能方面都有了顯著地的提高。 DSP 芯片已經(jīng)在信號處理、音 /視頻、通信、消費(fèi)、軍事等諸多領(lǐng)域得到了廣泛的應(yīng)用。 第四代 DSP 芯片的代表作品是 TMS320C40/44。經(jīng)過長時間的發(fā)展，單核數(shù)字信號處理器的處理能力已經(jīng)達(dá)到 9600MIPS 的驚人速度，尋址能力高達(dá) 1280MB。通常這些信號處理算法的運(yùn)算量很大 , 而且又要滿足實(shí)時的快速高效處理要求 , 隨著 DSP 技術(shù)的發(fā)展 , 以 DSP 為內(nèi)核的設(shè)備越來越多。在自動和人眼不夠用的條件下獲取導(dǎo)航的完全語音輸入 /輸出駕駛系統(tǒng)。語音功能為用戶提供自然的輸入和輸出方式，它比其他形式的 I/O 更安全，尤其是當(dāng)用戶在雙手被占用期間。 這主要體現(xiàn)在以下幾個方面：數(shù) 字語音比模擬語音具有更好的話音質(zhì)量；具有更強(qiáng)的干擾性，并易于加密；可節(jié)省帶寬，能更有效的利用網(wǎng)絡(luò)資源；更加易于存儲和處理。單純的書本內(nèi)容的教導(dǎo)既無法滿足社會的用人需求，也無法滿足學(xué)生自身的求知欲望。 關(guān)鍵詞 ： DSP， TMS320VC5509A， TLV320VC23， 數(shù)字 語音 處理 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） II ABSTRACT （頂格） With the development of science and technology, electronic information technology into human society is fast. While digital technology continues to develop, mature and perfect for the development of a new generation of digital audio capture, processing and analysis system has laid a favorable foundation. This paper introduces TI39。安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） I 摘要 伴隨著如今科學(xué)技術(shù)的成熟，人類正加速進(jìn)入電子化和信息化的社會。s TMS320VC5509A as the core, and TLV320AIC23 digital signal processor for audio decoding chip audio capture, processing and playback system. TMS320VC5509A is a TI pany produced a fixedpoint digital signal processor, it has a cheap, fast operation and low power consumption. As the core device, to achieve total control of the entire system。理論與實(shí)踐正在逐步的被推廣。最簡單的數(shù)字化就是直接對原始語音信號進(jìn)行A/D 轉(zhuǎn)換，但這樣得到的語音的數(shù)據(jù)量非常大。在大多數(shù)應(yīng)用中，語音都是鍵盤和顯示器的理想補(bǔ)充或替換。 隨著數(shù)字信號處理算法在 DSP 中的實(shí)現(xiàn)，很多以前很難實(shí)現(xiàn)的語音信號處理算法都可以在 DSP 中實(shí)現(xiàn)。為語音信號的處理提供了優(yōu)質(zhì)可靠 的平臺 . 軟件編程的靈活性給很多設(shè)備增加不同的功能提供了方便 , 利用軟件在已有的硬件平臺上實(shí)現(xiàn)不同的功能已成為一種趨勢 。而新一代的數(shù)字信號處理器則以其強(qiáng)大的數(shù)字信號處理能力、超低功耗和適合手持設(shè)備的超小型封裝的等特點(diǎn)，很好的滿足了新一代電子產(chǎn)品的要求。 TMS320C4x 系列浮點(diǎn)處理器是專門為并行處理和實(shí)現(xiàn)一些實(shí)時應(yīng)用的需求而設(shè)計(jì)的。隨著 DSP 芯片性價比的不斷提高，單位運(yùn)算量功耗的顯著降低， DSP 芯片的應(yīng)用領(lǐng)域會不斷擴(kuò)大。 。 。隨著計(jì)算復(fù)雜程度以及計(jì)算精度提高的要求， DSP 的內(nèi)核結(jié)構(gòu)將主要以 SIMD（ 即：多通道結(jié)構(gòu)和單指令多重?cái)?shù)）以及大指令字組（ VLIM）將得到更為廣泛的普及。 和 FPGA 的結(jié)合。這樣，可以在同一時刻將不同的 DSP 與不同的存儲器連同，大大提高數(shù)據(jù)傳輸?shù)乃俾?。兩個系列芯片的具體區(qū)別如下表 21 所示 。 CPU 用 這些堆棧來進(jìn)行自動的現(xiàn)場保護(hù)（響應(yīng)調(diào)用或中斷）和恢復(fù)（返回調(diào)用或被中斷的代碼序列）。 。 CPU提供兩個 MAC 支持乘加運(yùn)算單元，每個 MAC 可以完成一次 17 位 17 位的乘法運(yùn)算和一次 40 位的加法運(yùn)算，結(jié)果送入累加器。內(nèi)部存儲空間為 320K 字節(jié)（ 128K 字） RAM 和 32K 字 ROM）。 片上外設(shè) 片上外設(shè)是指片內(nèi)除 CPU 以外的電路模塊，如 ADC、時鐘發(fā)生器、實(shí)時時鐘、通用計(jì)時器等，下面介紹將要用到的片上外設(shè) ： 。不同的外部存儲器具有不同的特點(diǎn)和適用范圍。 C1： EMIF 異步輸出使能（ ） 、 HPI 中斷輸出 /從 DSP 到主機(jī)（ ）。 C9:： EMIF 字節(jié)使能控制 1（ ）或 HPI 字節(jié)辨識（ ）。 RESET：復(fù)位信號，低電平有效。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 13 X2∕ CLKIN: 時鐘振蕩器輸入引腳；若使用內(nèi)部時鐘，用來外接晶體電路；若使用外部時鐘，該引腳接外部時鐘輸入。 ５． RTC RTCINX1：實(shí)時 時鐘振蕩器輸入。復(fù)位時，此引腳處于高阻狀態(tài)。通過一個軟件控制開關(guān)（ USBCTL 寄存器的 CONN 位），此引腳在 VC5509 內(nèi)部與 USBVDD 連接。 EMU0:仿真器中斷 0 引腳。 FSR0 脈沖初始化 DR0 的數(shù)據(jù)接收。 S11: McBSP1 數(shù)據(jù)接收信號或者 SD1 的數(shù)據(jù)信號 1。 S15: McBSP1 發(fā)送幀同步信號或者 SD1 數(shù)據(jù)信號 3。 S23: McBSP2 數(shù)據(jù)發(fā)送或者 MMC∕ SD2 串行時鐘信號。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 15 USBVDD：數(shù)字電源， +，為 USB 模塊的 I∕ O 引腳（ DP， DN 和 PU）提供電源。 USBPLLVSS：數(shù)字地，用于 USBPLL。 I/O 電源進(jìn)為外設(shè)接口引腳提供電壓，消耗的電流取決于外部輸出的速度、數(shù)量以及輸出段的負(fù)載電容。本系統(tǒng)的時鐘電路采用了晶體時鐘電路 。完成程序的下載，調(diào)試以及調(diào)試信息的輸出。 此次設(shè)計(jì)采用同步動態(tài)隨機(jī)存取器（ SDRAM）。此次設(shè)計(jì)采用 PW 封裝的 TLV320AIC23。 LRCOUT 7 I/O I2S ADC 字時鐘信號。耳機(jī)輸出電路，線性輸出電路，線性輸入電路都要接左右兩端的接口，即 L 接口和 R 接口。開始發(fā)送的條件是 SDIN 處于下降沿， SCLK 處于高電平狀態(tài)。 在 LRCIN 或 LRCOUT 的下降沿開始數(shù)據(jù)發(fā)送， 先發(fā)送左通道信號字，緊接著發(fā)送右通道信號字，如圖 43 所示。當(dāng) AIC23B 為主模式時，該時鐘由 AIC23B 產(chǎn)生；當(dāng) AIC23B為從模式時，該時鐘由 DSP 產(chǎn)生； LRCIN： DAC 字時鐘信號； LRCOUT： ADC 字時鐘信號。 R/W 決定數(shù)據(jù)傳送 的方向 AIC23 的控制接口為只寫