【正文】 數(shù)據(jù)傳送完畢后，停止傳輸?shù)臈l件是 SDIN 的上升沿（同時 SCLK處于高電平狀態(tài)） 在 2 線模式中， 16 位的控制字同樣被分成兩部分，前七位（ B[15:9]）為寄存器地址，后九位（ B[8:0]）為寄存器內(nèi)容 。在后面的硬件連接會詳細(xì)的介紹到。如表 23 所示： 表 23 C55xEMIF 接 SDRAM 命令口 命令 說明 DCAB 關(guān)閉所有邊界 ACTV 打開所選擇邊界和所選擇行 READ 輸入起始列地址開始讀操作 WRT 輸入起始列地址開始寫操作 MRS 配置 SDRAM 模式寄存器 REFR 內(nèi)部地址自動循環(huán) NOP 不進行操作 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 21 3 音頻編解碼芯片 TLV320AIC23 的簡介 TLV320AIC23 是 TI 公司生產(chǎn)的具有高度完整模擬功能的高性能立體聲音頻編解碼芯片，數(shù) /模轉(zhuǎn)換和模 /數(shù)轉(zhuǎn)換采用采樣數(shù)字插值濾波器，轉(zhuǎn)換數(shù)據(jù)長度可以是 1 24 和 32 位，采樣速率 8 kHz～ 96 kHz。 PFI 引腳電壓低于 是，復(fù)位電路想 DSP 發(fā)出低壓中斷信號。 DSP 芯片的電流消耗主要 取決于遷建的激活度。復(fù)位時，此引腳被配置為。復(fù)位時，此引腳被配置 為。 CLKR0 作為串行接收器的串行移位時鐘。復(fù)位時，此引腳配置為輸入端。當(dāng)作為定時器 T0 的輸出時，計數(shù)器減少到 0，TIN∕ TOUT0 信號輸出一個脈沖或者狀態(tài)發(fā)生改變。 C14:： SDRAM 存儲時鐘信號（ ）或 HPI 數(shù)據(jù)選通信號 2（ ）。 D[15:0]： C55x 內(nèi)核的雙向數(shù)據(jù)總線 D15 ~D0 的外部引腳。 5509A 的外部存儲空間被分成了 4 個空間。 CPU C55xCPU 含有 12 組內(nèi)部獨立總線和 5 個功能單元： 1 組 24 位的 程序地址總線（ PAB）； 1 組 32 位的程序 數(shù)據(jù)總線（ PB）； 3 組 24 位數(shù)據(jù)讀地址總線（ BAB、 CAB、 DAB）； 3 組 16 位數(shù)據(jù)讀總線（ BB、 CB、 DB）； 2 組 24 位數(shù)據(jù)寫地址總線（ EAB、 FAB）； 2 組 16 位數(shù)據(jù)寫總線（ EB、 FB）； 指令緩沖單元（ I 單元）； 程序流單元（ P 單元）； 地址 數(shù)據(jù)流單元（ A 單元）； 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 8 數(shù)據(jù)運算單元（ D 單元）； 儲存器接口單元（ M 單元） ； B B , D B , C B 數(shù) 據(jù) “ 讀 ” 數(shù) 據(jù) 總 線 1 6 位B A B 、 C A B 、 D A B 數(shù) 據(jù) “ 讀 ” 地 址 總 線 2 4 位P B 程 序 “ 讀 ” 數(shù) 據(jù) 總 線 3 2 位P A B 程 序 “ 讀 ” 地 址 總 線 2 4 位存 儲 器 緩 沖 單 元M 單 元緩 沖 指 令單 元 I 單 元程 序 控 制單 元 P 單 元緩 沖 指 令單 元 I 單 元緩 沖 指 令單 元 I 單 元E B 、 F B 數(shù) 據(jù) “ 寫 ” 數(shù) 據(jù) 總 線 1 6 位E A B 、 F A B 數(shù) 據(jù) “ 寫 ” 地 址 總 線 2 4 位 圖 22 C55x 的 CPU 結(jié)構(gòu) 如上圖 22 所示。 字的用于和外圍設(shè)備通信的 I∕ O 空間。隨著 DSP 性能和功能的日益增強，對 DSP 應(yīng)用提供 RTOS的支持已成 為必然的結(jié)果。在各類需要進行高速計算的電子產(chǎn)品當(dāng)中 DSP 芯片將越來越多地得到廣泛應(yīng)用，尤其是在各種電子通信、音頻視頻編解碼以及互動娛樂類電子產(chǎn)品當(dāng)中。目前， DSP 芯片內(nèi)部的程序和數(shù)據(jù)存儲器的容量在不斷地上升，同時可以通過采用外部程序存儲器和數(shù)據(jù)存儲器將存儲容量擴展到更高的數(shù)量級上。浮點 DSP 芯片動態(tài)范圍大，適用于需要大量高精度運算的場合。用數(shù)字化的方法進行語音的傳送、存儲、分析、識別、合成、增強等是整個數(shù)字化通信網(wǎng)中的最重要、最基本的組成部分之一 。 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 2 語音信號處理在手持設(shè)備、移動設(shè)備和無線個人設(shè)備中的應(yīng)用正在不斷增加。高性能的電子元器件的誕生和最新的算法的出現(xiàn)，為語音信號的處理與優(yōu)化提供了良好的技術(shù)支撐。 本論文介紹一種以 TI 公司的 TMS320VC5509A 數(shù)字信號處理器為核心的、以TLV320AIC23 為音頻解碼芯片的音頻采集、處理與回放系統(tǒng)。 該系統(tǒng)采 用德州儀 器公司的 數(shù)字信號 處理器TMS320VC5509A 作為主處理器，具有耳機放大器的低功耗立體聲音頻編解碼器TLV320AIC23B。股票價格、標(biāo)題新聞、航班信息、天氣預(yù)報等都可以通過語音從互聯(lián)網(wǎng)收聽。 課題研究的主要內(nèi)容 熟悉主要 DSP 芯片 TMS320VC5509A 的參數(shù)，性能，外部電路鏈接，外部設(shè)備配置等一系列知識。 TMS320C5x 系列有 TMS320C50/51/52/53 等多款產(chǎn)品，他們之間的主要區(qū)別在片內(nèi) RAM 與 ROM 等資源的不一樣。 。微控制器（ MCU）是一種執(zhí)行智能定 向控制任務(wù)的通用微處理器，它能很好的執(zhí)行智能控制任務(wù)，例如傳統(tǒng)工業(yè)控制當(dāng)中廣泛應(yīng)用的 51 單片機，但是早期的單片機普遍對數(shù)字信號的處理功能很差，尤其是對于復(fù)雜的數(shù)學(xué)運算。隨著超大規(guī)模集成電路技術(shù)和先進的電源管理設(shè)計技術(shù)的發(fā)展，DSP 芯片內(nèi)核的電源電壓將會越來越低。 1 條 32 位的數(shù)據(jù)總線和 1 條 24 位的地址總線支持取指。在指令流水線階段， CPU 從程序空間 取得 32 位的程序代安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 9 碼，并將這些代碼裝入指令緩沖隊列，對指令緩沖隊列里的指令進行預(yù)解碼。該時 鐘發(fā)生器由一個數(shù)字鎖相（ DPLL）和一個控制寄存器組成。 C3： EMIF 數(shù)據(jù)輸入準(zhǔn)備就緒（ ）或 HPI 輸出準(zhǔn)備就緒（ ）。當(dāng)引腳電平為高時，從程序存儲器 FF8000H 處開始執(zhí) 行；影響寄存器和狀態(tài)位；此引腳在使用時需要外接上拉電阻，以保證其不處于不穩(wěn)定狀態(tài)導(dǎo)致 DSP 工作的不正常。 ６． I2C SDA:： I178。 AIN1:模擬輸入通道 1。 CLKX0 作為串行發(fā)送器的串行發(fā)送時鐘。 S20: McBSP2 接收時鐘信號或者 MMC∕ SD2 的命令∕響應(yīng)信號。 RDVDD：數(shù)字電源， +，為 RTC 模塊的 I∕ O 引腳提供電源。線性穩(wěn)壓芯片其特點是使用簡單，對系統(tǒng)干擾較低。其中 TMS引腳為特定測試模式引腳。它們的介紹如下表 31： 表 31 TLV320AIC23 引腳介紹 引腳名稱 引腳序號 I/O 功能描述 AGND 15 模擬地 AVDD 14 模擬電源 輸出 BCLK 3 I2S 串行位時鐘信號。 第二個數(shù)據(jù)接口： 用于在 TMS320VC5509A 與 TLV320AIC23 之間進行 A/D 和 D/A 數(shù)據(jù)的傳輸。當(dāng) AIC23B 為主模式時，該時鐘由 AIC23B 產(chǎn)生；當(dāng) AIC23B為從模式時，該時鐘由 DSP 產(chǎn)生； LRCIN： DAC 字時鐘信號； LRCOUT： ADC 字時鐘信號。開始發(fā)送的條件是 SDIN 處于下降沿， SCLK 處于高電平狀態(tài)。 LRCOUT 7 I/O I2S ADC 字時鐘信號。 此次設(shè)計采用同步動態(tài)隨機存取器（ SDRAM）。本系統(tǒng)的時鐘電路采用了晶體時鐘電路 。 USBPLLVSS：數(shù)字地，用于 USBPLL。 S23: McBSP2 數(shù)據(jù)發(fā)送或者 MMC∕ SD2 串行時鐘信號。 S11: McBSP1 數(shù)據(jù)接收信號或者 SD1 的數(shù)據(jù)信號 1。 EMU0:仿真器中斷 0 引腳。復(fù)位時，此引腳處于高阻狀態(tài)。 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 13 X2∕ CLKIN: 時鐘振蕩器輸入引腳；若使用內(nèi)部時鐘，用來外接晶體電路；若使用外部時鐘，該引腳接外部時鐘輸入。 C9:： EMIF 字節(jié)使能控制 1（ ）或 HPI 字節(jié)辨識（ ）。不同的外部存儲器具有不同的特點和適用范圍。內(nèi)部存儲空間為 320K 字節(jié)（ 128K 字） RAM 和 32K 字 ROM）。 。兩個系列芯片的具體區(qū)別如下表 21 所示 。 和 FPGA 的結(jié)合。 。隨著 DSP 芯片性價比的不斷提高，單位運算量功耗的顯著降低， DSP 芯片的應(yīng)用領(lǐng)域會不斷擴大。而新一代的數(shù)字信號處理器則以其強大的數(shù)字信號處理能力、超低功耗和適合手持設(shè)備的超小型封裝的等特點，很好的滿足了新一代電子產(chǎn)品的要求。 隨著數(shù)字信號處理算法在 DSP 中的實現(xiàn)，很多以前很難實現(xiàn)的語音信號處理算法都可以在 DSP 中實現(xiàn)。最簡單的數(shù)字化就是直接對原始語音信號進行A/D 轉(zhuǎn)換，但這樣得到的語音的數(shù)據(jù)量非常大。s TMS320VC5509A as the core, and TLV320AIC23 digital signal processor for audio decoding chip audio capture, processing and playback system. TMS320VC5509A is a TI pany produced a fixedpoint digital signal processor, it has a cheap, fast operation and low power consumption. As the core device, to achieve total control of the entire system。 關(guān)鍵詞 ： DSP， TMS320VC5509A， TLV320VC23， 數(shù)字 語音 處理 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） II ABSTRACT （頂格） With the development of science and technology, electronic information technology into human society is fast. While digital technology continues to develop, mature and perfect for the development of a new generation of digital audio capture, processing and analysis system has laid a favorable foundation. This paper introduces TI39。 這主要體現(xiàn)在以下幾個方面：數(shù) 字語音比模擬語音具有更好的話音質(zhì)量；具有更強的干擾性，并易于加密；可節(jié)省帶寬，能更有效的利用網(wǎng)絡(luò)資源；更加易于存儲和處理。在自動和人眼不夠用的條件下獲取導(dǎo)航的完全語音輸入 /輸出駕駛系統(tǒng)。經(jīng)過長時間的發(fā)展，單核數(shù)字信號處理器的處理能力已經(jīng)達(dá)到 9600MIPS 的驚人速度，尋址能力高達(dá) 1280MB。 DSP 芯片已經(jīng)在信號處理、音 /視頻、通信、消費、軍事等諸多領(lǐng)域得到了廣泛的應(yīng)用。同時，采用隨著超長字指令字（ VLIW）的應(yīng)用以及浮點 運算能力的提升，擴大了數(shù)據(jù)處理的動態(tài)范圍。在 DSP 中融入高檔 CPU 的分支預(yù)示和動態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范、利于編程和不用進行指令排隊的特點，使 DSP 性能大幅度提高。在結(jié)構(gòu)上 C55x 比 C54x 要復(fù)雜的多，采用近似“雙CPU 結(jié)構(gòu)”。在一 個周期內(nèi)，每個 MAC 可執(zhí)行一次 17 位乘 17 位的乘法運算（分?jǐn)?shù)或是整數(shù)）和一次帶有可選的 32∕ 40 位飽和度的 40 位加法或減法運算。 TMS320VC5509A 提供了統(tǒng)一編址的數(shù)據(jù) /程序地址空間。 5509A 的外部存儲器接口（ EMIF）通過 14 條地址總線， 16 條數(shù)據(jù)總線和 4 個片選信 號等控制信號支持不同類型的外部存儲器件。 C8： EMIF 字節(jié)使能控制 0（ ）或 HPI 字節(jié)辨識（ ）。 ３．時鐘信號 CLKOUT：時鐘輸出引腳，可通過該引腳為另一處理器提供時鐘； CLKOUT 周期為 CPU的機器周期；當(dāng) /OFF 為低電平時， CLKOUT 呈高阻狀態(tài)。C 雙向時鐘信號。 TRST： IEEE 標(biāo)準(zhǔn) 測試復(fù)位信號。復(fù)位時，此引腳被配置為 。復(fù)位時，此引腳被配置為。 ADVSS：模擬數(shù)字地， 10 位 A∕ D 模塊的數(shù)字部分接地引腳。第二種是利用 DSP 芯片內(nèi)部的政黨器構(gòu)成時鐘電路，在芯片的 X1， X2/CLKIN 引腳之間接入一個晶振，用于啟動內(nèi)部振蕩器。異步存儲器可以是靜態(tài)隨機存儲器（ SRAM）、只讀存儲器（ ROM）和閃存存儲器（ Flash）等存儲器，還可以用 異步接口連接并行 A/D 轉(zhuǎn)換器等并行接口外圍設(shè)備這在前文已經(jīng)有說明，現(xiàn)在不在贅述。當(dāng) AIC23 為從模式時，該時鐘由 DSP 產(chǎn)生。如圖 41 所示： B 1 5 B 1 4 B 1 3 B 1 2 B 1 1 B 1 0 B 9 B 8 B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0C SS C L KS D I NM S BL S B圖 41 SPI 模式時序圖 第二種是 2 線 IIC 模式 SDIN 是傳輸串行數(shù)據(jù)； SCLK 是串行時鐘； 如圖 42 所示： 安徽理工大學(xué)畢業(yè)設(shè)計（論 文） 27 1 7 8 9 1 8