【正文】 必須用軟件清除核內握手標志位，成為非占線核，釋放該 CMC 總線。結果是各個核的握手信號相當于 “線與 ”。這樣兩核不需要停下當前各自的工作就可完成核間數(shù)據讀寫。任務合適的時候， N 個核可以異步并發(fā)地同時進行 N 個通信，如圖 ，所示 Core0 到 Core Core1 到 Core Core2 到 Core Core5 到 Core Core8 到 Core Core7 到 Core Core6 到 Core Core3 到 Core0、 Core4 到 Core5 同時進行 9 個通信。核與核之間，核與主存之間的通信系統(tǒng)采用層次化的雙向總線結構，其中包括有外總線、長總線和若干條短總線組成。如圖 所示。確定工程名稱和存放路徑后，工程向導將詢問應用程序的創(chuàng)建類型，出現(xiàn)如圖 所示的畫面。每一個都保存在自己的目錄中。它支持最新的 C++標準，它的可視化工具和開發(fā)向導使 C++應用開發(fā)變得非常方便快捷。應用運行是指程序正式投入使用后的運行，目的是通過程序的運行完成預先設定的功能，從而獲得相應的效益。 cout 是C++的一個對象，可通過他的操作符 “”向顯示設備輸出信息。 （ 3）每個 C++程序都由一個或多個函數(shù)組成，函數(shù)則是具有特定功能的程序模塊。 C++程序簡介 在開始學習 C++語言編程之前，應該了解一下 C++源程序的基本結構，以及如何書寫、編譯和運行 C++程序，以便建立一個總體的印象。對 VBScrip 和 Java 等語言，代碼在運行時由程序解釋，而且每次運行程序時都要將代碼轉換為機器碼，這樣做效率比較低，不僅僅是已編譯過的 C++程序運行得較快，而且微軟 C++編譯器已存在多年。第二個步驟是選擇語言，這也影響程序的速度。標準模板庫（ Standard Template Library,STL）和微軟的活動模板庫（ Active Template Libraty,ATL）都基于這個 C++語言擴展。他開始對 C 語言的內核進行必要的修改，使其能滿足面向對象模型的要求。 第四，在多核硬件平臺設計。顯而易見，目前，在學術界，單芯片處理器核心之間的通信技術研究將是重要的問題，核間通信技術，是當今研究的熱門 。 同時尋找對 CMP 處理器整體效率最佳的一次 Burst 訪問字的數(shù)量模型以及高效多端口 BIU 訪問的仲裁機制將是 CMP 處理器研究的重要內容，目前 Inter 推出了最新的英特爾智能互連技術 (QPI)技術總線，更大程度發(fā)掘了多核處理器的實力。因此片上網絡適合大核模式的處理器，其每個大核具有較強的功能，較大的 L1 Cache 空間。但是實現(xiàn)交叉開關需占用更多的片上面積。如果有不同的核需要同時訪問同一塊 L2 Cache 會產生競爭現(xiàn)象，這時需要有相應的仲裁機制來保證數(shù)據的完整性與一致性，其中硬件保證了操作的唯一性，軟件保證了數(shù)據的完整性。目前多核處理器的體系結構除了繼續(xù)沿用單核中的總線共享結構，如 AMBA、 CoreConnect、Wishbone、 OCP、 C* BUS 等總線結構外，還有交叉開關 ( Crossbar switch) 、片上網絡 ( Network onChip) 等結構。相應的單芯片多處理器的硬件實現(xiàn)必然要簡單得多。最有效的例證就是單核處理器與雙核處理器，在提升主頻上研制設計成本，體現(xiàn)出的性價比。 多核處理器芯片的出現(xiàn)和發(fā)展，是并行技術發(fā)展和市場應用需求的必然產物。例如：上面章節(jié)提到 intel 公司 07年推出的非常流行的酷睿 2 型雙核處理器。而且，生產成本也相對較低。今年初，在由英特爾網絡部主辦， CSDN 協(xié)辦的英特爾多核平臺編程 優(yōu)化大賽中，涌現(xiàn)出大量優(yōu)秀的作品，充分的利用了雙核 /多核對于多線程和并行計算技術，使得代碼運送速 度大大提升。當單核 沈陽理工大學學士學位論文 4 的發(fā)展已經進入死胡同時，各 CPU 廠家也開始改變設計典范，未來所有微處理器皆朝多核心設計發(fā)展為主流，傳統(tǒng)型單一核心處理器將退居二線。教育方面，全國有 120 多家高校開設了多核技術或者并行計算這門課。多內核是指在一枚處理器中集成兩個或多個完整的計算引擎（內核）。能運行， 但是對核的時間占用太大 。在 C++上實現(xiàn)多核的 CMC 總線，驗證該總線作為一種高效的多核處理器核間通信方案的可行性。 CMC( Core Memory Core)總線是為多核處理器或眾核處理器的內部通信設計的一種高效解決方案。目前多核處理器以其性能優(yōu)勢取代了單核處理器，多核處理器的體系結構仍有很多的關鍵技術亟待解決，包括核間通信問題。 國內外研究現(xiàn) 核間通信技術中共享總線與交叉開關兩種結構都易于設計實現(xiàn)， 軟件開銷較小。 NoC 占用過多的 L1 Cache 空間和軟件時間，不適合于眾核處理器的底層通信。最為顯著的是多核處理器技術，它也是 CPU 設計中的一項先進技術。為了以后的并行程序的設計而服務。關于雙核心，我想不必再解釋了，大家耳熟能詳，從 ALTHON 64 X2 系列的橫空出世，到現(xiàn)在的酷睿傲視群雄，再到雙核安騰 2 的發(fā)布，雙核心已經是目前市場的主流產品。事實證明，最新的多核心、超線程編程工具，可以為開發(fā)人員提供豐富的資源以供利用，只有摒棄守舊的工作習慣，盡快改變觀念，跟上時代的進步，多核心、超線程編程并不會成為不可逾越的障礙。目前，雙核處理器的價格已經很便宜了，用戶理想的選擇當然是雙核，而非單核處理器?？犷?2 型雙核處理器其實是單芯片多核處理器（ CMP）中最容易、最簡單實現(xiàn)的一種多核處理器。多核處理器能獲得用戶較滿意的主頻，采用多核處理器架構能獲得較高的性能，在每個時鐘周期內，多核處理器可執(zhí)行更多內核有效單元，內核之間互相達到高效的通信機制，才使系統(tǒng)達到最大性能，達到較高的主頻。目前，雙核處理器已經牢牢占據市場絕大多位置，將有逐步完全取代傳統(tǒng)單核處理器的趨勢。 高主頻：芯片多處理器結構的控制邏輯相對簡單，包含極少的全局信號，因此線延遲對其影響比較小，因此，在同等工藝條件下，單芯片多處理器的硬件實現(xiàn)要獲得比超標量微處理器和超長指令字微處理器更高的工作頻率。 圖 給出了共享總線結構的多核處理器模型。 圖 交叉開關結構 沈陽理工大學學士學位論文 10 片上網絡 ( NoC， Network onChip) 核心思想是將計算機網絡技術思想移植到芯片設計中。當核的數(shù)目增加時，多核處理器核間通信源硬件資源消耗的數(shù)量級將按平方階 O( n2) 增加 ( n 為多核處理器中核的個數(shù) ) 。 NoC 因為占用過多的 L1 Cache 空間和軟件時間，所以不適合于眾核處理器的 底層通信。 處理器技術發(fā)展 多核處理器的前景是非常光明的，是未來處理器發(fā)展的主流。因此，一個單芯片多核處理器核心之間的通信模塊化設計顯得非常重要，多核處理器核間的靈活通信是單芯片多核處理器最基本的工作。內核芯片在布局，總線設計，功耗等諸多方面十分具有獨到之處，在嵌入式硬件平臺重要設計方面，單芯片 XLR732 多核多線處理器具有廣泛的代表性。 C++從此產生。 C++標準可分為兩部分 ——C++語言本身和 C++標準庫。 從性能的角度考慮，用匯編語言編寫程序是最佳的選擇，它是計算機能理解的自然語言。這意味著微軟的編 譯器程序員已經把許多優(yōu)點集中到編譯器上，以致它能產生非常高效的機器碼。 用 C++語言編寫應用程序，再到最后得到的結果，需要經過 3 個過程，即編寫源程序、編譯和運行。對一個應用程序來講，還必須有一個 main（）函數(shù)，且只能有一個 main()函數(shù)。 （ 5） C++程序中的每條語句都要以分號 “； ”結束，包括以后程序中出現(xiàn)的類型說明等。測試運行是應用運行前的試運行，是為了驗證整個應用系統(tǒng)的正確性，如果發(fā)現(xiàn) 錯誤，應進一步判斷錯誤的原因和產生錯誤的大致位置，以便加以糾正。 Visual C++已經從 Visual C++ 發(fā)展到最新的 Visual C++ 版本。每個工程目錄包括了一個工作區(qū)文件（ .dsw）、一個工程文件（ .dsp）、至少一個C++程序文件（ .cpp）以及 C++頭文件（ .h）?？梢赃x擇一個空的工程類型，單擊 Finish(結束 )按鈕。 圖 編輯 C++源程序 編譯和運行 C++源程序編輯保存后，可以使用 Build 菜單下 Compile 選項對源程序進行編譯，沒有錯誤則可以使用 Build Exe 選項生成可執(zhí)行文件。核 0 的權限是主核，其余核為從核。本文目標在于建立核間通信總線的硬件系統(tǒng)，軟件部分不再贅述。 沈陽理工大學學士學位論文 23 假設不相鄰的兩核 Core0 與 Core4 需要通信時， Core0 可以先與 Core1 交換數(shù)據， Core1 再與 Core4 交換數(shù)據，或者 Core0 直接利用長總線與 Core4 通信。 圖 CMC 總線握手信號硬件圖 當 Core1 請求總線占用 CMC 總線。必要時，占線核可以持續(xù)占用總線，把緩存當做自己的擴展存儲器使用，這樣相比于其他核間通信結構可擴展性更好。長、短總線上只需傳送一次首地址就可以完成成塊數(shù)據的傳送。 圖 CMC 總線緩存 M 硬件結構圖 沈陽理工大學學士學位論文 27 表 緩存部分硬件結構內部信號說明 名稱 說明 名稱 說明 ram_clk 緩存 M 的系統(tǒng)時鐘 單口 ram 緩存 M 的數(shù)據存儲區(qū) en_in 數(shù)據有效信號 ram_ac 緩存 M 的地址計數(shù)器 記總線信號傳輸延時時間 TL。 圖 運行 VB 握手程序 沈陽理工大學學士學位論文 31 測試運行結果分析 開始運行，當核 1 申請占用 M 時，成功占用。核 2 放棄占用。即使在同一條總線上，核的位置不同 ,TL 也不同。若核對緩存進行寫操作，置為 1，從核端的系統(tǒng)時鐘產生 EN 信號，該信號下降沿將驅動緩存 M的 ac 加一計數(shù)，同時驅動核模塊的 dc 減一計數(shù)， EN 信號上升沿觸發(fā) WR _DATA 上的數(shù)據鎖入緩存 M 的存儲單元中。當主核要對 8個從核中的任何一個核進行通信的時候，從核必須停下當前的工作，并接受主核的操作。移位完成時生成一個中斷信號，把握手結果通知給核 : 1) CMC 總線空閑時， Y1 寄存器值必定等于 X0 寄存器值， Core1 握手標志位 ( 核內狀態(tài)機啟動位 )置 1，此時握手線拉低為 0，阻止其他核占用總線， Core1 獲得了總線的控制權，成為占線核。 沒有緩存的兩核直通 DMA 傳送，兩核都要停下當前的工作，等完成本次 DMA 操作之后，才能恢復正常工作。核與核之間只使用一根握手信號線，來保證總線上只有一個核可以占用總線，實現(xiàn)了一個總線偵聽協(xié)議。長、短總線都設置一個單口 ram 作為中間緩存， 緩存的結構都相同。 沈陽理工大學學士學位論文 21 4 CMC 總線 CMC 總線的提出 上文通過對共享總線、交叉開關以及 NoC 結構的優(yōu)缺點分析，在此基礎上，提出了一種新型的多核處理器內部核間通信總線 —CMC 總線。 圖 控制臺工程向導 沈陽理工大學學士學位論文 19 編輯 C++源程序 工程創(chuàng)建完成后，需要新建 C++源文件以進行源代碼編寫。當使用工程向導創(chuàng)建工程時，向導會自動設置工程的目錄框架，創(chuàng)建并保存工程屬性；還可以為工程創(chuàng)建一個工程記錄文件，該文件的信息會出現(xiàn)在工程源文件的注釋中，并會出現(xiàn)在生成的文檔中。 啟動 Visual C++ 當 Visual C++成功安裝后，通過選擇 Windows 桌面的 “開始 ”→“ 程序 ”→“Microsoft Visual Studio ”→“Microsoft Visual C++ ” 就可以啟動 Visual C++。運行時，通過輸入一些特定的數(shù)據，觀察程序是否產生預期的輸出。 （ 7）在 C++程序中，字母的大小寫是具有區(qū)分意義的，因此 main、 Main、 MAIN都是不同的名稱。上程序中關鍵字 void 表示 main()函數(shù)無返回值。 } 通過這個程序可以看到， C++應用程序的結果并不復雜。 C++對 C 的兼容性體現(xiàn)在許多 C 代碼的程序不必修改就可被 C++所使用上。另一個最佳的選擇是 C 語言。應該說 ， C/C++包括了相對少的關鍵字，而且很多最有用的函數(shù)都來源于庫， C++標準庫實現(xiàn)容器和部分算法就是 STL?，F(xiàn)在 C++已由 ANSI、 BSI、 DIN、其他幾個國家標準機構和 ISO 定為標準。但是如何加大改善硬件平臺設計，加大提升多核處理器高性能的產品，需要我們共同努力在硬件、軟件發(fā)展上開拓創(chuàng)新，努力工作和學習。對于芯片散熱問題，是老生常談的問題了，我們以為追求高主頻的同時，也是要求存在用戶接受范圍內的功耗標準。在